EDA技术与Verilog HDL(第2版）

本书根据电子信息类课 程理论教学和实践教学要求 ，以提高数字设计能力为目 标，系统完整地阐述EDA技 术、FPGA/CPLD器件、 Verilog HDL语言和相关数 字系统设计技术。全书以 Vivado、ModelSim软件为 工具，以“器件—软件—语 言—案例”为主线展开，内 容紧贴教学和科研实际，以 可综合的设计为重点，以 EGO1“口袋板”为目标板， 通过诸多精选设计案例，阐 述数字系统设计的方法与技 术，由浅入深地介绍Verilog HDL工程开发的知识与技能 。全书案例丰富，富有启发 性。 本书的Verilog HDL语言 规则以Verilog-2001和 Verilog-2005两个语言标准 为依据，涵盖常用语法规则 ，补充Verilog-2005中新的 语言点，，对语言、语法规 则进行案例阐释，用综合工 具和仿真工具进行验证，语 言讲解全面深入，既适合作 为必备语法资料查询，也适 合有一定设计基础的读者学 习提高。 本书可作为高等院校电 子、通信、微电子、信息、 雷达、计算机应用、工业自 动化、电路与系统、通信与 信息系统及测控技术与仪器 等专业本科生和研究生EDA 技术或数字系统设计课程的 教材和实验指导书，也可供 从事电路设计和系统开发的 工程技术人员阅读参考。

王金明，博士，副教授、硕导。获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，军队级教学成果二等奖1项；获国家发明专利授权2项，软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选“十一五”国家级规划教材和“十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访学1年；指导本科生全国大学生电子设计竞赛，获全国一等奖、二等奖多项。

第1章 EDA技术概述 1.1 EDA技术及其发展历程 1.2 Top-down设计思路 1.2.1 Top-down设计 1.2.2 Bottom-up设计 1.3 IP核复用 1.3.1 IP核复用技术 1.3.2 片上系统 1.4 EDA设计的流程 1.4.1 设计输入 1.4.2 综合 1.4.3 布局布线 1.4.4 时序分析 1.4.5 功能仿真与时序仿真 1.4.6 编程与配置 1.5 常用的EDA工具软件 习题1 第2章 FPGA/CPLD器件 2.1 PLD器件概述 2.1.1 PLD器件的发展历程 2.1.2 PLD器件的分类 2.2 PLD的原理与结构 2.3 低密度PLD的原理与结构 2.4 CPLD的原理与结构 2.4.1 宏单元结构 2.4.2 典型CPLD的结构 2.5 FPGA的原理与结构 2.5.1 查找表结构 2.5.2 FPGA的结构 2.5.3 Artix-7系列FPGA 2.6 FPGA/CPLD的编程工艺 2.6.1 熔丝型开关 2.6.2 反熔丝型开关 2.6.3 浮栅编程工艺 2.6.4 SRAM编程工艺 2.7 边界扫描测试技术 2.8 FPGA/CPLD的编程与配置 2.8.1 在系统可编程 2.8.2 Artix-7器件的配置 2.9 典型的FPGA/CPLD系列 习题2 第3章 Vivado使用指南 3.1 Vivado流水灯设计 3.1.1 流水灯设计输入 3.1.2 行为仿真 3.1.3 综合与引脚的约束 3.1.4 生成比特流文件并下载 3.1.5 将配置数据烧写至Flash中 3.2 IP核的创建和封装 3.3 基于IP集成的计数器设计 3.4 Vivado的综合策略与优化设置 习题3 第4章 Verilog设计初步 4.1 Verilog HDL简史 4.2 Verilog模块初识 4.3 Verilog设计示例 4.3.1 Verilog组合电路设计 4.3.2 Verilog时序电路设计 4.4 Verilog文字规则 4.4.1 词法 4.4.2 字符串 4.4.3 标识符 4.5 数字 4.5.1 整数 4.5.2 实数 4.5.3 数的转换 …… 第5章 Verilog行为描述 第6章 Verilog设计的层次与风格 第7章 Verilog有限状态机设计 第8章 Verilog驱动常用I/O外设 第9章 Verilog设计进阶 第10章 Test Bench测试与时序检查 第11章 Verilog设计实例 附录A Verilog HDL关键字 参考文献