Cadence印刷电路板设计

基于Cadence Allegro最新的设计平台，通过设计行业相关专家的经验分享、实例剖析，详细介绍了整个印刷电路设计的各个环节，以期对提高整个行业的设计水平有所帮助。
本书最大的特点是介绍了Cadence Allegro平台下PcB设计所有的工具，既对基本的PcB设计工具进行了介绍，也介绍了最新的工具，例如，全局布线环境(GRE)、射频设计、团队协同设计等。本书也介绍了Cadence最新的设计方法，例如，任意角度布线和针对最新的Intel的Romely平台下BGA弧形布线的支持，以及最新的埋阻、埋容技术。本书适合从事PCB设计的工程师参考学习。这一版中更新了Cadence SPB 17.0的内容。

吴均，高速PCB设计公司——一博科技副总经理兼研发总监，十五年高速设计与仿真经验，擅长IT通信设备的高速PCB设计与SI、PI仿真，曾在深圳、北京、上海、成都主讲多场《高速电路设计的挑战与解决方案》，受到业内人士的广泛赞誉。
王辉，Cadence SPB平台中国区技术经理，主要负责Cadence公司的封装、系统级封装、PCB、信号完整性工具的技术支持，17年的Cadence工具使用经验。
周佳永，苏州芯禾电子有限公司设计服务部门经理，在PCB测试和高速PCB仿真方面有多年的经验。曾先后在Cadence分别担任过SPB AE和设计部门的经理。

第1章PCB设计介绍
1.1PCB设计的发展趋势
1.1.1PCB的历史
1.1.2PCB设计的发展趋势
1.2PCB设计流程简介
1.3高级PCB设计工程师的必备知识
1.4基于Cadence平台的PCB设计
第2章AllegroSPB平台简介
2.1CadencePCB设计解决方案
2.1.1PCBEditor技术
2.1.2高速设计
2.1.3小型化
2.1.4设计规划与布线
2.1.5生产制造选件
2.1.6模拟/射频设计
2.1.7团队协作设计
2.1.8PCBAutorouter技术
2.2AllegroSPB软件安装
第3章原理图和PCB交互设计
3.1OrCADCapture平台简介
3.2OrCADCapture平台原理图设计流程
3.2.1OrCADCapture设计环境
3.2.2创建新项目
3.2.3放置器件并连接
3.2.4器件命名和设计规则检查
3.2.5跨页连接
3.2.6网表和Bom
3.3OrCADCapture平台原理图设计规范
3.3.1器件、引脚、网络命名规范
3.3.2确定封装
3.3.3关于改板时候的器件名问题
3.3.4原理图可读性与布局
3.4正标与反标
3.5设计交互
第4章PCBEditor设计环境和设置
4.1AllegroSPB工作界面
4.1.1工作界面与产品说明
4.1.2选项面板
4.2AllegroSPB参数设置
4.3AllegroSPB环境设置
第5章封装库的管理和设计方法
5.1PCB封装库简介
5.2PCB封装命名规则
5.3PCB封装创建方法实例
5.3.1创建焊盘库
5.3.2用PadDesigner制作焊盘
5.3.3手工创建PCB封装
5.3.4自动创建PCB封装
5.3.5封装实例以及高级技巧
5.4PCB封装库管理
第6章PCB设计前处理
6.1PCB设计前处理概述
6.2网表调入
6.2.1封装库路径的指定
6.2.2AllegroDesignAuthoring/CaptureCIS网表调入
6.2.3第三方网表
6.3建立板框
6.3.1手动绘制板框
6.3.2导入DXF格式的板框
6.4添加禁布区
6.5MCAD—ECAD协同设计
6.5.1第一次导入Baseline的机械结构图
6.5.2设计过程中的机械结构修改
6.5.3设计结束后建立新的基准（Re—Baseline）
第7章约束管理器
7.1约束管理器（ConstraintManager）介绍
7.2物理约束（PhysicalConstraint）与间距约束（SpacingConstraint）
7.2.1Physical约束和Spacing约束介绍
7.2.2NetGroup和NetClass
7.2.3建立NetClass
7.2.4为Class添加对象
7.2.5设置Physical约束的Default规则
7.2.6建立扩展Physical约束
7.2.7为NetClass添加Physical约束
7.2.8设置Spacing约束的Default规则
7.2.9建立扩展Spacing约束
7.2.10为NetClass添加Spacing约束
7.2.11建立NetClass—Class间距规则
7.2.12层间约束（ConstraintsByLayer）
7.2.13SameNetSpacing约束
7.2.14区域约束
7.2.15Net属性
7.2.16Component属性和Pin属性
7.2.17DRC工作表
7.2.18设计约束
7.3实例：设置物理约束和间距约束
7.3.1Physical约束设置
7.3.2Spacing约束设置
7.4电气约束（ElectricalConstraint）
7.4.1Electrical约束介绍
7.4.2Wiring工作表
7.4.3Impedance工作表
7.4.4Min/MaxPropagationDelays工作表
7.4.5RelativePropagationDelay工作表
7.4.6TotalEtchLength工作表
7.4.7DifferentialPair工作表
7.5实例：建立差分线对
第8章PCB布局
8.1PCB布局要求
8.2PCB布局思路
8.2.1接口器件，结构定位
8.2.2主要芯片布局
8.2.3电源模块布局
8.2.4细化布局
8.2.5布线通道、电源通道评估
8.2.6EMC、SI、散热设计
8.3布局常用指令
8.3.1摆放元件
8.3.2按照Room放置器件
8.3.3按照CaptureCIS原理图页面放置器件
8.3.4布局准备
8.3.5手动布局
8.4其他布局功能
8.4.1导出元件库
8.4.2更新元件（UpdateSymbols）
8.4.3过孔阵列（ViaArrays）
8.4.4模块布局和布局复用
第9章层叠设计与阻抗控制
9.1层叠设计的基本原则
9.1.1PCB层的构成
9.1.2合理的PCB层数选择
9.1.3PCB层叠设置的常见问题
9.1.4层叠设置的基本原则
9.2层叠设计的经典案例
9.2.1四层板的层叠方案
9.2.2六层板的层叠方案
9.2.3八层板的层叠方案
9.2.4十层板的层叠方案
9.2.5十二层板的层叠方案
9.2.6十四层以上单板的层叠方案
9.3阻抗控制
9.3.1阻抗计算需要的参数
9.3.2利用Allegro软件进行阻抗计算
第10章电源地处理
10.1电源地处理的基本原则
10.1.1载流能力
10.1.2电源通道和滤波
10.1.3直流压降
10.1.4参考平面
10.1.5其他要求
10.2电源地平面分割
10.3电源地正片铜皮处理
10.4电源地处理的其他注意事项
10.4.1前期Fanout
10.4.2散热问题
10.4.3接地方式
10.4.4开关电源反馈线设计
第11章PCB布线的基本原则与操作
11.1布线概述及原则
11.1.1布线中的DFM要求
11.1.2布线中的电气特性要求
11.1.3布线中的散热考虑
11.1.4布线其他总结
11.2布线规划
11.2.1约束设置
11.2.2Fanout
11.2.3布线
11.3手动布线
11.3.1添加走线
11.3.2布线编辑命令
11.3.3时序等长控制
11.4各类信号布线注意事项及布线技巧
第12章全局布线环境（GRE）
12.1GRE功能简介
12.1.1新一代的PCB布局布线工具
12.1.2自动布线的挑战
12.1.3使用GRE进行布局规划的优点
12.2GRE高级布局布线规划
12.2.1GRE参数设置
12.2.2处理Bundle
12.2.3规划Flow
12.2.4规划验证
12.3高级布局布线规划流程
12.4高级布局布线规划实例
12.5自动互连技术Auto—I.XX
12.5.1Flow的快速创建及连接
12.5.2自动Breakout的应用
第13章PCB测试
13.1测试方法介绍
13.2加测试点的要求
13.3加入测试点
13.4测试点的生成步骤
第14章后处理和光绘文件输出
14.1DFX概述
14.1.1可制造性要求（DFM）
14.1.2可装配性要求（DFA）
14.1.3可测试性要求（DFT）
14.2丝印（Silkscreen）
14.2.1丝印调整
14.2.2丝印设计常规要求
14.3丝印重命名及反标注
14.3.1器件编号重命名（Rename）
14.3.2反标（BackAnnotation）
14.4工程标注
14.4.1尺寸标注
14.4.2技术说明文档资料（Drill层相关生产需求说明）
14.5输出光绘前的检查流程
14.5.1基于CheckList的检查
14.5.2DisplayStatus检查
14.5.3报表检查
14.6光绘输出
14.6.1钻孔文件
14.6.2CAM输出
14.7其他
14.7.1valor检查所需文件
14.7.23D视图
14.7.3打印PDF
第15章PCB设计的高级技巧
15.1Skill二次开发
15.2团队协同设计
15.3设计数据导入导出
15.4无盘设计
15.5背钻设计
15.6DFA可装配性设计
15.7走线跨分割检查（SegmentsoverVoids）
15.8Extracta
15.9优化（Gloss）
15.10DataTips
15.113DViewer
15.12任意角度走线
15.13超级蛇形线
15.14Ravel语言
15.15差分对的返回路径的过孔
15.16Shape编辑应用模式
15.17TimeVision——HighSpeedProductOption
第16章高速PCB设计
16.1高速PCB设计理论
16.1.1高速PCB设计定义
16.1.2高速PCB相关的一些基本理论
16.1.3高速PCB设计基本原则
16.2信号完整性仿真
16.2.1普通信号完整性问题
16.2.2时序问题（Timing）
16.2.3GHz以上串行信号问题
16.3电源完整性仿真设计
16.3.1直流电源问题
16.3.2交流电源问题
16.4板级EMC设计
16.4.1板级EMC设计的关注点
16.4.2Cadence的EMC设计规则
第17章DDR3的PCB设计实例
17.1DDR3介绍
17.1.1Fly—By设计
17.1.2动态ODT
17.1.3其他更新
17.2DDR3PCB设计规则
17.2.1时序规则
17.2.2电源设计要求及层叠、阻抗方案
17.2.3物理、间距规则
17.2.4电气规则
17.3DDR3布局
17.3.1放置关键器件
17.3.2模块布局
17.4布线
17.4.1电源处理
17.4.2Fanout
17.4.3DDR3布线
17.5信号完整性和电源完整性仿真设计
17.5.1信号完整性仿真
17.5.1.1定义仿真模板
17.5.1.2加载零件IBIS模型
17.5.1.3编辑互连线模型
17.5.1.4仿真设置
17.5.2仿真结果展示
17.5.2.1时钟信号（800MHz）
17.5.2.2控制信号（800Mbps）
17.5.2.3地址、命令信号（800Mbps）
17.5.3电源完整性仿真
17.5.3.1PowerDC仿真结果展示
17.5.3.2PowerSI仿真结果展示
第18章小型化设计
18.1小型化设计的工艺流程
18.1.1HDI技术
18.1.2埋入零件
18.2实例：盲、埋孔设计
18.3盲、埋孔设计的其他设置
18.4埋入零件设计的基本参数设置
18.4.1实例：埋入零件
18.4.2埋入零件生产数据输出
第19章射频设计
19.1RFPCB设计背景
19.2RFPCB设计的特点
19.3RFPCB设计流程
19.4Analog/RF设计常用的命令
附录帮助文件使用说明
参考资料