Cadence印刷电路板设计:Allegro PCB Editor设计指南

本书基于Cadence Allegro最新的设计平台，通过设计行业相关专家的经验分享、实例剖析，详细介绍了整个印刷电路设计的各个环节，以期对提高整个行业的设计水平有所帮助。 本书最大的特点是介绍了Cadence Allegro平台下对于PCB设计所有的工具，既对基本的PCB设计工具进行介绍，也结合了最新的工具，例如，全局布线环境（GRE）、射频设计、团队协同设计等。本书也介绍了Cadence最新的设计方法，例如，任意角度布线和针对最新的Intel的Romely平台下BGA弧形布线的支持，以及最新的埋阻、埋容的技术。

第1章  PCB设计介绍 1
1.1  PCB设计的发展趋势 1
1.1.1  PCB的历史 1
1.1.2  PCB设计的发展趋势 1
1.2  PCB设计流程简介 4
1.3  高级PCB设计工程师的必备知识 5
1.4  基于Cadence平台的PCB设计 5
第2章  Allegro SPB平台简介 8
2.1  Cadence PCB设计解决方案 8
2.1.1  PCB Editor技术 9
2.1.2  高速设计 12
2.1.3  小型化 12
2.1.4  设计规划与布线 13
2.1.5  模拟/射频设计 14
2.1.6  团队协作设计 14
2.1.7  PCB Autorouter技术 14
2.2  Allegro SPB 软件安装 15
第3章  原理图和PCB交互设计 18
3.1  OrCAD Capture平台简介 18
3.2  OrCAD Capture平台原理图设计流程 22
3.2.1  OrCAD Capture设计环境 22
3.2.2  创建新项目 25
3.2.3  放置器件并连接 26
3.2.4  器件命名和设计规则检查 27
3.2.5  跨页连接 30
3.2.6  网表和Bom 31
3.3  OrCAD Capture平台原理图设计规范 32
3.3.1  器件、引脚、网络命名规范 32
3.3.2  确定封装 33
3.3.3  关于改板时候的器件名问题 33
3.3.4  原理图可读性与布局 34

3.4  正标与反标 35
3.5  设计交互 38
第4章  PCB Editor设计环境和设置 41
4.1  Allegro SPB工作界面 41
4.1.1  工作界面与产品说明 41
4.1.2  选项面板 44
4.2  Allegro SPB参数设置 46
4.3  Allegro SPB环境设置 50
第5章  封装库的管理和设计方法 60
5.1  PCB封装库简介 60
5.2  PCB封装命名规则 67
5.3  PCB封装创建方法实例 68
5.3.1  创建焊盘库 70
5.3.2  用Pad Designer 制作焊盘 71
5.3.3  手工创建PCB封装 78
5.3.4  自动创建PCB封装 85
5.3.5  封装实例以及高级技巧 89
5.4  PCB封装库管理 94
第6章  PCB设计前处理 96
6.1  PCB设计前处理概述 96
6.2  网表调入 96
6.2.1  封装库路径的指定 97
6.2.2  Allegro Design Authoring/Capture CIS网表调入 98
6.2.3  第三方网表 100
6.3  建立板框 102
6.3.1  手动绘制板框 102
6.3.2  导入DXF格式的板框 106
6.4  添加禁布区 108
6.5  MCAD-ECAD 协同设计 111
6.5.1  第一次导入Baseline的机械结构图 111
6.5.2  设计过程中的机械结构修改 113
6.5.3  设计结束后建立新的基准（Re-Baseline） 118

第7章  约束管理器 119
7.1  约束管理器（Constraint Manager）介绍 119
7.2  物理约束（Physical Constraint）与间距约束（Spacing Constraint） 124
7.2.1  Physical约束和Spacing约束介绍 124
7.2.2  建立Net Class 124
7.2.3  为Class添加对象（Assigning Objects to Classes） 125
7.2.4  设置Physical约束的Default规则 126
7.2.5  建立扩展Physical约束 128
7.2.6  为Net Class添加Physical约束 129
7.2.7  设置Spacing约束的Default规则 130
7.2.8  建立扩展Spacing约束 130
7.2.9  为Net Class添加Spacing约束 131
7.2.10  建立Net Class-Class间距规则 132
7.2.11  层间约束（Constraints By Layer） 132
7.2.12  Same Net Spacing约束 133
7.2.13  区域约束 133
7.2.14  Net属性 136
7.2.15  Component属性和Pin属性 137
7.2.16  DRC工作表 137
7.2.17  设计约束 138
7.3  实例：设置物理约束和间距约束 139
7.3.1  Physical约束设置 140
7.3.2  Spacing约束设置 142
7.4  电气约束（Electrical Constraint） 143
7.4.1  Electrical约束介绍 143
7.4.2  Wiring工作表 144
7.4.3  Impedance工作表 148
7.4.4  Min/Max Propagation Delays工作表 149
7.4.5  Relative Propagation Delay工作表 151
7.4.6  Total Etch Length工作表 153
7.4.7  Differential Pair工作表 154
7.5  实例：建立差分线对 159
第8章  PCB布局 163
8.1  PCB布局要求 163
8.2  PCB布局思路 166
8.2.1  接口器件，结构定位 166
8.2.2  主要芯片布局 167
8.2.3  电源模块布局 169
8.2.4  细化布局 169
8.2.5  布线通道、电源通道评估 170
8.2.6  EMC、SI、散热设计 173
8.3  布局常用指令 175
8.3.1  摆放元件 175
8.3.2  按照Room放置器件 178
8.3.3  按照Capture CIS原理图页面放置器件 181
8.3.4  布局准备 183
8.3.5  手动布局 186
8.4  其他布局功能 190
8.4.1  导出元件库 190
8.4.2  更新元件（Update Symbols） 191
8.4.3  过孔阵列（Via Arrays） 192
8.4.4  模块布局和布局复用 193
第9章  层叠设计与阻抗控制 197
9.1  层叠设计的基本原则 197
9.1.1  PCB层的构成 197
9.1.2  合理的PCB层数选择 198
9.1.3  PCB层叠设置的常见问题 199
9.1.4  层叠设置的基本原则 200
9.2  层叠设计的经典案例 200
9.2.1  四层板的层叠方案 200
9.2.2  六层板的层叠方案 201
9.2.3  八层板的层叠方案 202
9.2.4  十层板的层叠方案 203
9.2.5  十二层板的层叠方案 203
9.2.6  十四层以上单板的层叠方案 205
9.3  阻抗控制 205
9.3.1  阻抗计算需要的参数 205
9.3.2  利用Allegro软件进行阻抗计算 208
第10章  电源地处理 212
10.1  电源地处理的基本原则 212
10.1.1  载流能力 213
10.1.2  电源通道和滤波 215
10.1.3  直流压降 215
10.1.4  参考平面 216
10.1.5  其他要求 216
10.2  电源地平面分割 217
10.3  电源地正片铜皮处理 221
10.4  电源地处理的其他注意事项 225
10.4.1  前期Fanout 225
10.4.2  散热问题 228
10.4.3  接地方式 230
10.4.4  开关电源反馈线设计 232
第11章  PCB布线的基本原则与操作 236
11.1  布线概述及原则 236
11.1.1  布线中的DFM要求 236
11.1.2  布线中的电气特性要求 239
11.1.3  布线中的散热考虑 241
11.1.4  布线其他总结 241
11.2  布线规划 241
11.2.1  约束设置 241
11.2.2  Fanout 242
11.2.3  布线 246
11.3  手动布线 248
11.3.1  添加走线（Add Connect） 248
11.3.2  布线编辑命令 254
11.3.3  时序等长控制 257
11.4  各类信号布线注意事项及布线技巧 259
第12章  全局布线环境（GRE） 265
12.1  GRE功能简介 265
12.1.1  新一代的PCB布局布线工具 266
12.1.2  自动布线的挑战 266
12.1.3  使用GRE进行布局规划的优点 267
12.2  GRE高级布局布线规划 269
12.2.1  GRE参数设置 270
12.2.2  处理Bundle 272
12.2.3  规划Flow 275
12.2.4  规划验证 277
12.3  高级布局布线规划流程 281
12.4  高级布局布线规划实例 283
第13章  PCB测试 289
13.1  测试方法介绍 289
13.2  加测试点的要求 291
13.3  加入测试点 291
13.4  测试点的生成步骤 298
第14章  后处理和光绘文件输出 300
14.1  DFX概述 300
14.1.1  可制造性要求（DFM） 301
14.1.2  可装配性要求（DFA） 302
14.1.3  可测试性要求（DFT） 302
14.2  丝印（Silkscreen） 302
14.2.1  丝印调整 303
14.2.2  丝印设计常规要求 304
14.3  丝