计算机体系结构基础

本书由靠前从事微处理器设计的一线科研人员编写而成。作者从微处理器设计的角度出发，充分考虑计算机体系结构的学科完整性，强调体系结构、基础软件、电路和器件的融会贯通。全书共分12章，包括指令系统结构、计算机硬件结构、CPU微结构、并行处理结构、计算机性能分析等主要内容，重点放在作为软硬件界面的指令系统结构，以及包含CPU、GPU、南北桥协同的计算机硬件结构。本书可作为高等学校“计算机体系结构”课程的本科生教材，同时也适合相关专业研究生或计算机技术人员参考阅读。

胡伟武，1991年本科毕业于中国科学技术大学，1996年于中国科学院计算技术研究所获工学博士学位。现任中国科学院计算技术研究所研究员、博士生导师、总工程师。中科院百人计划入选者，国家杰出青年基金获得者。国家自然科学基金委员会信息领域咨询专家、国家“核高基”科技重大专项实施专家。

丛书序言
推荐序
自序
前言
第一部分引言
第1章引言2
1.1计算机体系结构的研究内容2
1.1.1一以贯之2
1.1.2什么是计算机5
1.1.3计算机的基本组成6
1.2衡量计算机的指标8
1.2.1计算机的性能8
1.2.2计算机的价格10
1.2.3计算机的功耗11
1.3计算机体系结构的发展12
1.3.1摩尔定律和工艺的发展13
1.3.2计算机应用和体系结构17
1.3.3计算机体系结构发展18
1.4体系结构设计的基本原则20
1.4.1平衡性20
1.4.2局部性21
1.4.3并行性22
1.4.4虚拟化23
1.5本章小结24
习题24
第二部分指令系统结构
第2章指令系统26
2.1指令系统简介26
2.2指令系统设计原则26
2.3指令系统发展历程28
2.3.1指令集的演变28
2.3.2存储管理的演变29
2.3.3运行级别的演变30
2.4指令集结构32
2.4.1地址空间32
2.4.2操作数34
2.4.3指令操作和编码35
2.5RISC指令集比较36
2.5.1指令格式比较36
2.5.2寻址方式比较36
2.5.3公共指令功能37
2.5.4不同指令系统的特色39
2.6C语言的机器表示40
2.6.1过程调用40
2.6.2流程控制语句41
2.7本章小结43
习题44
第3章特权指令系统45
3.1特权指令系统简介45
3.2异常与中断47
3.2.1异常分类47
3.2.2异常处理47
3.2.3中断49
3.3存储管理51
3.3.1存储管理的原理51
3.3.2TLB的结构和使用53
3.3.3TLB异常的处理55
3.4本章小结60
习题60
第4章软硬件协同62
4.1函数调用规范62
4.1.1MIPS ABI整数寄存器约定62
4.1.2MIPS ABI函数调用约定63
4.1.3MIPS堆栈布局64
4.2中断的生命周期66
4.3系统调用过程67
4.4同步与通信68
4.4.1基于互斥的同步机制68
4.4.2非阻塞的同步机制69
4.5本章小结69
习题70X
三部分计算机硬件结构
第5章计算机组成原理和结构72
5.1冯·诺依曼结构72
5.2计算机的组成部件73
5.2.1运算器73
5.2.2控制器74
5.2.3存储器76
5.2.4输入/输出设备81
5.3计算机系统硬件结构发展83
5.3.1CPU-GPU-北桥-南桥四片结构84
5.3.2CPU-北桥-南桥三片结构84
5.3.3CPU-弱北桥-南桥三片结构85
5.3.4CPU-南桥两片结构85
5.3.5SoC单片结构86
5.4处理器和IO设备间的通信86
5.4.1IO寄存器寻址86
5.4.2处理器和IO设备之间的同步87
5.4.3存储器和IO设备之间的数据传送88
5.4.4龙芯3A3000+7A1000桥片系统中的CPU、GPU、DC通信90
5.5本章小结91
习题91
第6章计算机总线接口技术93
6.1总线概述93
6.2总线分类94
6.3片上总线95
6.4内存总线100
6.5系统总线107
6.5.1HyperTransport总线107
6.5.2HT包格式110
6.6设备总线111
6.6.1PCIE总线112
6.6.2PCIE包格式113
6.7本章小结113
习题114
第7章计算机系统启动过程分析115
7.1处理器核初始化115
7.1.1处理器复位116
7.1.2调试接口初始化117
7.1.3TLB初始化119
7.1.4Cache初始化120
7.2总线接口初始化122
7.2.1内存初始化123
7.2.2IO总线初始化123
7.3设备的探测及驱动加载124
7.4多核启动过程129
7.4.1初始化时的多核协同129
7.4.2操作系统启动时的
多核唤醒130
7.4.3核间同步与通信131
7.5本章小结132
习题132
第四部分CPU的微结构
第8章运算器设计134
8.1二进制与逻辑电路134
8.1.1计算机中数的表示134
8.1.2MOS晶体管工作原理139
8.1.3CMOS逻辑电路141
8.2简单运算器设计148
8.2.1定点补码加法器148
8.2.2减法运算实现153
8.2.3比较运算实现153
8.2.4移位器154
8.3定点补码乘法器155
8.3.1补码乘法器155
8.3.2Booth乘法器157
8.3.3华莱士树161
8.4本章小结164
习题165
第9章指令流水线167
9.1单周期处理器167
9.2流水线处理器169
9.3指令相关和流水线冲突171
9.3.1数据相关引发的冲突及解决办法172
9.3.2控制相关引发的冲突及解决方法175
9.3.3结构相关引发的冲突及解决办法176
9.4流水线与异常处理176
9.5提高流水线效率的技术177
9.5.1多发射数据通路177
9.5.2动态调度178
9.5.3转移预测181
9.5.4高速缓存183
9.6本章小结186
习题188第五部分并行处理结构
第10章并行编程基础190
10.1程序的并行行为190
10.1.1指令级并行性190
10.1.2数据级并行性191
10.1.3任务级并行性191
10.2并行编程模型191
10.2.1单任务数据并行模型192
10.2.2多任务共享存储编程模型192
10.2.3多任务消息传递编程模型192
10.2.4共享存储与消息传递编程模型的
编程复杂度193
10.3典型并行编程环境196
10.3.1数据并行SIMD编程196
10.3.2POSIX编程标准197
10.3.3OpenMP标准200
10.3.4消息传递编程接口206
习题211
第11章多核处理结构212
11.1多核处理器的发展演化212]
11.2多核处理器的访存结构215
11.2.1通用多核处理器的片上Cache结构215
11.2.2存储一致性模型217
11.2.3Cache一致性协议219
11.3多核处理器的互连结构223
11.4多核处理器的同步机制228
11.5典型多核处理器233
11.5.1龙芯3号多核处理器233
11.5.2Intel SandyBridge架构234
11.5.3IBM Cell处理器236
11.5.4NVIDIA GPU237
11.5.5Tile64处理器239
习题241
第六部分系统评价与性能分析
第12章计算机系统评价和性能分析244
12.1计算机系统性能评价指标244
12.1.1计算机系统常用性能评价指标244
12.1.2并行系统的性能评价指标248
12.2测试程序集249
12.2.1微基准测试程序250
12.2.2SPEC CPU基准测试程序258
12.2.3并行系统基准测试程序263
12.2.4其他常见的基准测试程序集264
12.3性能分析方法265
12.3.1分析建模的方法267
12.3.2模拟建模的方法和模拟器268
12.3.3性能测量的方法270
12.4性能测试和分析实例282
12.4.1动态执行指令的数目和分类283
12.4.2SPEC CPU基准测试程序的分值对比285
12.4.3动态执行指令数对比286
12.4.4IPC对比288
12.4.5分支误预测率和分支吞吐率对比289
12.4.6存储访问延迟对比292
12.4.7存储访问操作的并发性293
12.4.8并发操作性对比294
习题295总结：什么是计算机体系结构297
参考文献305