IC封装基础与工程设计实例

《IC封装基础与工程设计实例》通过四种很有代表性的封装类设计实例(QFP、PBGA、FC-PBGA、SiP)，详细介绍了封装设计过程及基板、封装加工、生产方面的知识。
本书还涵盖封装技术的概念、常用封装材料介绍及封装工艺流程、金属线框QFP的设计、Wirebond介绍、PBGA设计、基板工艺、封装工艺、8个Die堆叠的SiP设计与制作过程、高速SerDes的FC-PBGA设计关键点、Flip Chip设计过程中Die与Package的局部Co-Design。
本书免费提供作者毛忠宇、潘计划、袁正红在日常封装设计过程中自行开发的多个高效率封装辅助软件小工具，并不定期地在www.eda365.com网站的“IC封装设计与仿真”栏目中进行更新及添加。
本书适用于SI工程师，PCB设计工程师，热设计、机械设计、封装设计工程师，基板制造及封装工程师．也可以作为高校电子封装专业学生的学习资料及专业教材，促进学生快速地从理论学习阶段转变到实际的项目设计。

毛忠宇。1995年毕业于电子科技大学微电子科学与工程系并获学士学位。1995―1998从事时钟及音乐类IC设计及IC测试。1998―2013在深圳华为技术有限公司及海思半导体有限公司先后负责：高速PCB设计，SI/PI仿真，PI仿真流程及仿真平台建设，网络类、接入类ASIC封装项目，微波封装项目。
现任深圳市兴森快捷电路科技股份有限公司CAD事业部研发部经理，EDA365论坛特邀版主。
潘计划
2006年毕业于哈尔滨工程大学，一直从事IC封装相关工作。熟悉封装加工工艺、基板制造工艺及封装的设计仿真流程，参与开发过WI-FI/Blue-tooth/CMMB等数十款Sip封装。
现就职于深圳市兴森快捷电路科技股份有限公司，任职封装设计部主管。
袁正红
2007年毕业于江西理工大学电子信息科学与技术专业。一直从事封装设计工作，曾参与新封装厂筹建、组建封装设计部，任职主管。知名品牌基于Substrate与Leadframe的多芯片Sip项目的设计与导人，产品多次靠前行业水平。拥有2项 封装产品设计专利，3项审批中专利。现就职于深圳市兴森快捷电路科技股份有限公司。

第1章  常用封装简介
1.1  封装
1.2  封装级别的定义
1.3  封装的发展趋势简介
1.4  常见封装类型介绍
1.4.1  TO (Transistor Outline)
1.4.2  DIP (Dual In-line Package)
1.4.3  SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package)
1.4.4  PLCC (Plastic Leaded Chip Carrier)
1.4.5  QFP(Quad Flat Package)
1.4.6  QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier)
1.4.7  Leadframe的进化
1.4.8  PGA(Pin Grid Array Package)
1.4.9  LGA (Land Grid Array)
1.4.10  BGA(Ball Grid Array Package)
1.4.11  TBGA (Tape Ball Grid Array Package)
1.4.12  PBGA (Plastic Ball Grid Array Package)
1.4.13  CSP( Chip Scale Package)/FBGA (Fine Pitch BGA)
1.4.14  FC-PBGA(Flip Chip Plastic Ball Grid Array)
1.4.15  WLCSP(Wafer-Level Chip Scale Package)
1.4.16  MCM(Multi-Chip Module)
1.4.17  SiP(System in Package)
1.4.18  SoC(System on Chip)
1.4.19  PiP(Package in Package)
1.4.20  PoP(Package on Package)
1.4.21  TSV (Through Silicon Via)
1.5  封装介绍总结
第2章  Wire Bonding介绍
2.1  Wire Bonding的特点
2.2  Wire Bonding 的类型与操作过程
2.2.1  线弧结构
2.2.2  引线键合参数
2.2.3  线弧类型
2.2.4  键合步骤
2.2.5  Wire Bonding的流程图
2.3  Wire Bonding 工艺适合的封装
2.3.1  QFN
2.3.2  功率器件
2.3.3  BGA
2.3.4  多芯片叠层键合
2.3.5  射频模块
2.3.6  多排线键合
2.3.7  芯片内侧键合
2.4  Wire Bonding 设备介绍
2.4.1  Wire Bonding设备的硬件组成
2.4.2  金线键合设备
2.4.3  楔焊设备
2.4.4  铜线键合设备
第3章  QFP封装设计
3.1  QFP及Leadframe介绍
3.2  Leadframe 材料介绍
3.3  Leadframe Design Rule
3.4  QFP设计方法
3.5  Wire Bonding设计过程
3.6  QFP Molding过程
3.7  QFP Punch成型
3.8  常用Molding材料介绍
3.9  QFP Leadframe生产加工流程
第4章  WB-PBGA封装设计
4.1  新建.mcm设计文件
4.2  导入芯片文件
4.3  生成BGA
4.4  编辑BGA
4.5  设置叠层Cross-Section
4.6  设置Nets颜色
4.7  定义差分对
4.8  标识电源网络
4.9  定义电源/地环
4.10  设置Wirebond导向线WB_GUIDE_LINE
4.11  设置Wirebond 参数
4.12  添加金线(Wirebond Add)
4.13  编辑bonding wire
4.14  BGA附网络(Assign nets)
4.15  网络交换(Pins swap)
4.16  创建过孔
4.17  定义设计规则
4.18  基板布线(Layout)
4.19  铺电源\地平面(Power＼Ground plane)
4.20  调整关键信号布线(Diff)
4.21  添加Molding Gate和Fiducial Mark
4.22  添加电镀线(Plating Bar)
4.23  添加放气孔(Degas Void)
4.24  创建阻焊开窗(Creating Soldermask)
4.25  最终检查(Check)
4.26  出制造文件(Gerber)
4.27  制造文件检查(Gerber Check)
4.28  基板加工文件
4.29  封装加工文件
第5章  WB-PBGA基板工艺
5.1  基板分类
5.2  基板加工涉及的主要问题
5.3  基板结构
5.3.1  截面(Cross section)
5.3.2  Top层
5.3.3  Bottom层
5.4  CAM前处理
5.5  Substrate Fabricate Flow(基板加工流程)
5.5.1  Board Cut ＆ Pre-Bake(发料、烘烤)
5.5.2  Inner layer Pattern(内层线路)
5.5.3  AOI(自动光学检测)
5.5.4  Lamination(压合)
5.5.5  Drill (钻孔)
5.5.6  Cu Plating(镀铜)
5.5.7  Plug Hole(塞孔)
5.5.8  Via Cap Plating(孔帽镀铜)
5.5.9  Out Layer Pattern(外层线路)
5.5.10  AOI(自动光学检测)
5.5.11  Solder Mask(绿油)
5.5.12  Ni/Au Plating(电镀镍金)
5.5.13  Routing(成型)
5.5.14  FIT(终检)
5.5.15  Packaging ＆ Shipping(打包、发货)
第6章  WB-PBGA封装工艺
6.1  Wafer Grinding(晶圆研磨)
6.1.1  Taping(贴膜)
6.1.2  Back Grinding(背面研磨)
6.1.3  Detaping(去膜)
6.2  Wafer Sawing(晶圆切割)
6.2.1  Wafer Mounting(晶圆贴片)
6.2.2  Wafer Sawing(晶圆切割)
6.2.3  UV Illumination(紫外光照射)
6.3  Substrate Curing(基板预烘烤)
6.4  Die Attach(芯片贴装)
6.5  Epoxy Cure(银胶烘烤)
6.6  Plasma Clean (电浆清洗Before WB)
6.7  Wire Bonding(绑定)
6.8  Plasma Clean (电浆清洗Before Molding)
6.9  Molding(塑封)
6.10  Post Mold Cure (塑封后烘烤)
6.11  Marking(印字)
6.12  Ball Mount(置球)
6.13  Singulation(切单)
6.14  Inspection(检测)
6.15  Testing(测试)
6.16  Packaging ＆ Shipping(包装出货)
第7章  SiP封装设计
7.1  SiP Design 流程
7.2  Substrate Design Rule
7.3  Assembly rule
7.4  多Die导入及操作
7.4.1  创建芯片
7.4.2  创建原理图
7.4.3  设置SiP环境，封装叠层
7.4.4  导入原理图数据
7.4.5  分配芯片层别及封装结构
7.4.6  各芯片的具体位置放置
7.5  Power/Gnd Ring
7.5.1  创建Ring
7.5.2  分割Ring
7.5.3  分配Net
7.6  Wirebond Create and edit
7.6.1  创建线型
7.6.2  添加金线与Finger
7.6.3  创建Guide
7.7  Design a Differential Pair
7.7.1  创建差分对
7.7.2  计算差分阻抗
7.7.3  设置约束
7.7.4  分配约束
7.7.5  添加Bonding Wire
7.8  Power Split
7.8.1  创建整块的平面
7.8.2  分割Shape
7.9  Plating Bar
7.9.1  引出电镀引线
7.9.2  添加电镀总线
7.9.3  Etch Back设置
7.10  八层芯片叠层
7.11  Gerber File Export
7.11.1  建立钻孔文件
7.11.2  输出光绘
7.12  封装加工文件输出
7.13  SiP加工流程及每步说明
第8章  FC-PBGA封装设计
8.1  FC-PBGA封装的相关基础知识
8.1.1  FC-PBGA封装外形
8.1.2  FC-PBGA封装截面图
8.1.3  Wafer(晶圆)
8.1.4  Die及Scribe Lines
8.1.5  MPW(Multi Project Wafer)及Pilot
8.1.6  Bump(芯片上的焊球)
8.1.7  BGA Ball(BGA封装上的焊球)
8.1.8  RDL(重新布线层)
8.1.9  NSMD与SMD的定义
8.1.10  Flip Chip到PCB链路的关键因素
8.2  封装选型
8.3  局部Co-Design设计
8.4  软件商推荐的Co-Design流程
8.5  实际工程设计中的Co-Design流程
8.6  Flip Chip局部Co-Design实例
8.6.1  材料设置
8.6.2  Pad_Via定义
8.6.3  Die输入文件介绍
8.7  Die与BGA的生成处理
8.7.1  Die的导入与生成
8.7.2  BGA的生成及修改
8.7.3  封装网络分配
8.7.4  通过Excel表格进行的Net Assinment
8.7.5  BGA中部分Pin网络整体右移四列的实例
8.7.6  规则定义
8.7.7  基板Layout
8.8  光绘输出
第9章  封装链路无源测试
9.1  基板链路测试
9.2  测量仪器
9.3  测量实例
9.4  没有SMA头的测试
第10章  封装设计自开发辅助工具
10.1  软件免责声明
10.2  Excel表格PinMap转入APD
10.2.1  程序说明
10.2.2  软件操作
10.2.3  问题与解决
10.3  Excel Pinmap任意角度翻转及生成PINNET格式
10.3.1  程序说明
10.3.2  软件操作
10.3.3  问题与解决
10.4  把PINNET格式的文件转为Excel PinMap形式
10.4.1  程序说明
10.4.2  软件操作
10.4.3  问题与解决