CMOS纳米电子学 模拟和射频超大规模集成电路

本书由国际一流的工业界和学术界专家编写，包括射频电路、高速电路和高精度电路三部分，阐述了新兴系统背景下模拟和射频超大规模集成电路的设计技术，适合集成电路工程师阅读，也可作为集成电路相关专业的高年级本科生和研究生的参考书。

本书主要分为三部分：射频电路、高速电路和高精度电路。射频电路部分首先介绍了纳米级CMOS电路设计所面临的挑战以及面临的主要设计问题；其次详细介绍了射频收发器设计（包括混频器、局部振荡器、功率放大器等关键模块）、全数字射频信号发生器设计、倍频器和射频信号滤波器的设计，以及功率放大器的设计。高速电路部分介绍了串行输入/输出链路设计、锁相环相关概念和原理、延迟锁相环的设计，以及数字时钟信号发生器的设计与实现。高精度电路部分介绍了纳米工艺下模拟电路设计所面临的挑战、1/f降噪技术、ΣΔ设计，以及用于电力线通信的模/数转换器。

译者序
前言
第一部分 射频电路
第1章 模拟纳米级CMOS电路2
1.1 引言2
1.2 栅漏电流对调节型共源共栅结构的影响4
1.3 用于65 nm CMOS DVB-H接收机的运算放大器6
1.4 采用65 nm CMOS工艺的电流模式滤波器9
1.5 低电源电压下采用65 nm CMOS工艺的低延时比较器12
1.6 用于65 nm CMOS工艺直接转换接收机的双体混频器16
1.7 总结18
致谢19
参考文献19
第2章 无源混频器收发机设计21
2.1 引言21
2.2 直接变频接收机中的无源混频器21
2.3 直接转换发射机中的无源混频器47
2.4 总结52
2.5 拓展A：共模和差模激励53
2.6 拓展B：计算基带中由基带交流电压激励产生的基带电流55
参考文献57
第3章 利用包络跟踪技术设计用于宽带无线应用的便携式高效极坐标发射机60
3.1 引言60
3.2 极坐标发射机综述61
3.3 使用ET/EER的RF极坐标发射机的系统设计注意事项64
3.4 基于ET的极坐标发射机的包络放大器设计69
3.5 基于ET的极坐标发射机的单片饱和PA设计73
3.6 基于ET的极坐标发射机的系统测量和仿真结果74
3.7 总结82
致谢83
参考文献83
第4章 全数字射频信号发生器87
4.1 引言87
4.2 笛卡儿发射机结构88
4.3 用于数字发射机的高速单比特ΔΣ调制器设计90
4.4 单比特输出开关级95
4.5 带外滤波98
4.6 总结101
致谢101
参考文献101
第5章 倍频器设计：技巧和应用103
5.1 引言103
5.2 超高速计算和通信系统中的倍频器103
5.3 倍频器中的噪声概念104
5.4 单晶体管倍频器105
5.5 具有内部本振倍频的混频器107
5.6 奇数次倍频器110
5.7 总结115
参考文献115
第6章 可调谐CMOS射频滤波器117
6.1 引言117
6.2 Q增强谐振器117
6.3 宽带宽射频滤波器122
6.4 自动调谐127
6.5 应用131
6.6 总结135
参考文献135
第7章 CMOS功率放大器的功率混频器138
7.1 引言138
7.2 功率放大器设计的注意事项138
7.3 功率混频器143
7.4 设计实例146
7.5 总结150
参考文献150
第8章 用于无线通信的GaAs HBT线性功率放大器设计153
8.1 引言153
8.2 线性功率放大器设计153
8.3 最新功率放大器技术166
8.4 总结177
参考文献178
第二部分 高速电路
第9章 高速串行I/O设计用于信道受限和功率受限的系统184
9.1 引言184
9.2 高速链路概述185
9.3 信道受限设计技术193
9.4 低功耗设计技术196
9.5 光互连200
9.6 总结209
参考文献210
第10章 基于CDMA的高速片对片通信串扰消除技术218
10.1 引言218
10.2 高速I/O链路中的电信号219
10.3 基于CDMA的串扰消除226
10.4 均衡和计时231
10.5 基于CDMA的四线信号收发机234
10.6 总结239
参考文献240
第11章 高速串行数据链路的均衡技术242
11.1 高速串行数据链路基础242
11.2 信道均衡245
11.3 均衡器调谐方案256
11.4 总结264
致谢264
参考文献265
第12章 ΔΣ分数-N型锁相环268
12.1 引言268
12.2 混合型有限冲激响应噪声滤波方法273
12.3 实际电路设计示例276
12.4 总结285
参考文献285
第13章 延迟锁相环的设计与应用287
13.1 引言287
13.2 PLL与DLL287
13.3 DLL环路的动态特性288
13.4 DLL应用290
参考文献303
第14章 纳米级处理器和存储器中的数字时钟发生器306
14.1 引言306
14.2 数字时钟发生器307
14.3 用于高性能处理器的时钟发生器的设计方法313
14.4 高速DRAM应用中时钟发生器的设计方法318
14.5 总结324
参考文献324
第三部分 高精度电路
第15章 深亚微米CMOS技术中模拟电路的增益增强和低压技术328
15.1 引言328
15.2 基本增益增强技术330
15.3 传统运算放大器在fine-line技术中的比较331
15.4 基于fine-line技术的运算放大器增益提升方案334
15.5 使用部分正反馈和超级电压跟随器的增益提升338
15.6 低电压技术340
15.7 总结343
参考文献343
第16章 用于降低线性模拟CMOS集成电路低频噪声的互补开关MOSFET架构346
16.1 引言346
16.2 互补式MOSFET架构的原理348
16.3 对线性模拟CMOS集成电路的实现354
16.4 实验验证359
16.5 总结363
参考文献363
第17章 具有基于软件的校准方案的宽带高分辨率200 MHz带通ΣΔ调制器366
17.1 引言366
17.2 带通ΣΔ架构367
17.3 基于软件的校准方案377
17.4 实验结果381
17.5 总结382
致谢382
参考文献383
第18章 电力线通信系统的模/数转换规范385
18.1 引言385
18.2 PLC环境中的OFDM调制386
18.3 流行的ADC架构395
18.4 基于整数除法的ADC架构398
18.5 总结402
参考文献403
第19章 LCD的数/模转换器405
19.1 引言405
19.2 电阻串DAC407
19.3 电阻电容DAC408
19.4 分段线性DAC409
19.5 带极性反相器的面积效率R-DAC411
19.6 总结415
参考文献416
第20章 1 V以下CMOS带隙基准设计技术概述418
20.1 引言418
20.2 1 V以下CMOS带隙基准的设计挑战419
20.3 1 V以下CMOS带隙基准的设计421
20.4 总结433
致谢433
参考文献436