您好,欢迎来到聚文网。 登录 免费注册
VERILOG HDL实验练习与语法手册

VERILOG HDL实验练习与语法手册

  • 装帧: 平装
  • 出版社: 高等教育出版社
  • 作者: 夏宇闻 著 夏宇闻 译
  • 出版日期: 2006-01-01
  • 商品条码: 9787040171990
  • 版次: 2
  • 开本: 其他
  • 页数: 191
  • 出版年份: 2006
定价:¥18.6 销售价:登录后查看价格  ¥{{selectedSku?.salePrice}} 
库存: {{selectedSku?.stock}} 库存充足
{{item.title}}:
{{its.name}}
精选
内容简介
本书是《数字系统设计--Verilog 实现》的配套辅导用书,为想真正掌握Verilog HDL设计方法的读者精心设计了丰富的上机练习和范例,并附有常用语法手册,能有效地帮助读者理解主教材中讲解的知识,并将其用到实践当中去。 本书可以与主教材配套使用,也可单独作为学习Verilog进行数字系统设计的参考用书。

蜀ICP备2024047804号

Copyright 版权所有 © jvwen.com 聚文网