CPU设计实战 LoongArch版

本书深入浅出地介绍了如何从零开始一步步设计出一个入门级的CPU，以及在这个过程中应该掌握哪些知识、遵守哪些设计原则、规避哪些设计风险、可以使用哪些开发技巧。全书从逻辑上分为三个部分。第一部分（第1~3章）介绍产业界进行CPU研发的过程以及本地与远程 FPGA实验平台、FPGA上板实现、Verilog应用实例等CPU设计中必要的基础知识。第二部分（第4~10章）从一个仅实现5条指令的单周期CPU设计开始，逐步引入流水线设计，添加指令，增加异常和中断的支持，并完成AXI总线接口、TLB MMU 和高速缓存的设计与实现，最终完成一个入门级的CPU的设计。第三部分（第11、12章）为准备进阶设计的读者给出一些指导和建议，包括进阶实验开发环境与常用的设计优化方案。

本书深入浅出地介绍了如何从零开始一步步设计出一个入门级的CPU，以及在这个过程中应该掌握哪些知识、遵守哪些设计原则、规避哪些设计风险、可以使用哪些开发技巧。全书从逻辑上分为三个部分，第一部分（第1~3章）介绍产业界进行CPU研发的过程以及本地与远程 FPGA实验平台、FPGA上板实现、Verilog应用实例等CPU设计中必要的基础知识。第二部分（第4~10章）从一个仅实现5条指令的单周期CPU设计开始，逐步引入流水线设计，添加指令，增加异常和中断的支持，并完成AXI总线接口、TLB MMU 和高速缓存的设计与实现，最终完成一个入门级的CPU的设计。第三部分（第11~12章）为准备进阶设计的读者给出一些指导和建议，包括进阶实验开发环境与常用的设计优化方案。本书适合作为高校计算机及相关专业计算机组成、计算机体系结构等课程的实践教材，也可供对CPU设计感兴趣的相关技术人员阅读。

  汪文祥 博士，正高级工程师，龙芯中科技术股份有限公司处理器核首席架构师，中国科学院大学岗位教授。主要研究方向为处理器体系结构设计、处理器验证及计算机系统性能分析优化等，参与了多项国家“核高基”、863 和 973 项目，在国内外各种期刊、会议发表文章十余篇，申请专利数十项，授权专利十余项。2012 年起任龙芯中科芯片研发部IP组组长，负责龙芯系列CPU IP核的开发研制及维护，参与制订龙芯指令系统架构规范。著有《CPU设计实战》《计算机体系结构》《计算机体系结构基础》等著作。

邢金璋

硕士毕业于中国科学院计算技术研究所，2015年加入龙芯中科技术股份有限公司，长期从事处理器核结构研制工作，是龙芯系列处理器核的主要结构设计者之一。近年来，积极参与全国大学生计算机系统能力大赛CPU设计赛（龙芯杯）的技术支持、培训等工作。

   序

前言

第1章 CPU芯片研发过程概述 1

1.1 处理器和处理器核 1

1.2 芯片产品的研制过程 2

1.3 芯片设计的工作阶段 3

第2章 硬件实验平台及FPGA

设计流程 5

2.1 硬件实验平台 5

2.1.1 龙芯CPU设计与体系结构

教学实验系统 5

2.1.2 龙芯普及型系统能力培养

远程实验平台 8

2.2 FPGA的设计流程 9

2.2.1 FPGA的一般设计流程 9

2.2.2 基于Vivado的FPGA

实现流程 11

2.2.3 Vivado使用小贴士 12

2.3 任务与实践 13

2.3.1 本书配套实验环境 13

2.3.2 实践任务1：跑马灯 14

第3章 数字逻辑电路设计基础 15

3.1 数字逻辑电路设计与Verilog

代码开发 15

3.1.1 面向硬件电路的设计思维

方式 16

3.1.2 自顶向下的设计划分

过程 17

3.1.3 行为描述的Verilog编程

风格 18

3.1.4 常用数字逻辑电路的

Verilog描述 19

3.2 数字逻辑电路功能仿真的常见

错误及调试方法 36

3.2.1 功能仿真波形分析 37

3.2.2 波形异常类错误的调试 43

3.3 任务与实践 49

3.3.1 实践任务2：寄存器堆

仿真 49

3.3.2 实践任务3：同步RAM

和异步RAM仿真、综合

与实现 50

3.3.3 实践任务4：数字逻辑

电路的设计与调试 52

第4章 单周期CPU设计 54

4.1 设计一个5条指令的单周期

CPU 55

4.1.1 设计CPU的总体思路 55

4.1.2 5条指令单周期CPU数据

通路设计 57

4.1.3 5条指令单周期CPU控制

信号生成 69

4.2 验证5条指令的单周期CPU 71

4.2.1 5条指令单周期CPU实验

开发环境快速上手 71

4.2.2 minicpu_env实验开发

环境组织结构介绍 73

4.2.3 功能仿真验证 73

4.3 设计一个20条指令的单周期

CPU 75

4.3.1 新增ALU类指令的数据

通路设计 76

4.3.2 新增Branch类指令的

数据通路设计 80

4.3.3 新增指令后控制信号的

调整 83

4.4 验证20条指令的单周期

CPU 87

4.4.1 mycpu_env实验开发

环境组织结构介绍 88

4.4.2 基于trace比对的调试

框架 89

4.4.3 func功能测试程序 93

4.4.4 基于mycpu_env实验

开发环境的实验流程 102

4.4.5 mycpu_env实验开发

环境使用进阶 104

4.5 CPU设计实验功能仿真调试

技术 106

4.5.1 为什么要用基于trace

比对的调试辅助手段 106

4.5.2 基于trace比对调试手段

的“盲区”及对策 107

4.5.3 学会阅读汇编程序和

反汇编代码 108

4.6 任务与实践 113

4.6.1 实践任务5：5条指令

单周期CPU 114

4.6.2 实践任务6：20条指令

单周期CPU 114

第5章 简单流水线CPU设计 116

5.1 不考虑相关冲突的流水线CPU

设计 117

5.1.1 添加流水级间缓存 117

5.1.2 同步读RAM的引入 118

5.1.3 调整更新PC的数据

通路 121

5.1.4 不考虑相关冲突

情况下流水线控制

信号的设计 121

5.1.5 复位的处理 122

5.2 指令相关与流水线冲突 123

5.2.1 处理寄存器写后读数据

相关引发的流水线冲突 124

5.2.2 处理控制相关 125

5.3 流水线数据前递设计 128

5.3.1 前递的数据通路设计 128

5.3.2 前递的流水线控制信号

调整 131

5.3.3 前递引发的主频下降 132

5.4 CPU设计实验功能仿真调试

技术进阶 133

5.4.1 valid和PC信号

不能少 133

5.4.2 各流水线信号分组有序

摆放 133

5.4.3 先遍历指令再遍历

流水线 134

5.5 任务与实践 134

5.5.1 实践任务7：不考虑相关

引发的冲突的简单流水线CPU 135

5.5.2 实践任务8：阻塞技术

解决相关引发的冲突 136

5.5.3 实践任务9：前递技术

解决相关引发的冲突 137

第6章 在流水线中添加普通

用户态指令 139

6.1 算术逻辑运算类指令的添加 139

6.1.1 slti和sltui指令的添加 140

6.1.2 andi、ori和xori指令的

添加 140

6.1.3 sll.w、srl.w和sra.w

指令的添加 141

6.1.4 pcaddu12i指令的添加 141

6.2 乘除法运算类指令的添加 141

6.2.1 调用Xilinx IP实现乘除法

运算部件 142

6.2.2 电路级实现乘法器 146

6.2.3 电路级实现除法器 154

6.3 转移指令的添加 161

6.4 访存指令的添加 162

6.4.1 ld.b、ld.h、ld.bu、ld.hu

指令的添加 162

6.4.2 st.b、st.h指令的添加 164

6.5 任务与实践 165

6.5.1 实践任务10：算术逻辑

运算指令和乘除法运算

……