数字集成电路测试(理论方法与实践)/集成电路科学与技术丛书

本书全面介绍数字集成 电路测试的基础理论、方法 与EDA实践。第1章为数字 集成电路测试技术导论，第 2～9章依次介绍故障模拟、 测试生成、可测试性设计、 逻辑内建自测试、测试压缩 、存储器自测试与自修复、 系统测试和SoC测试、逻辑 诊断与良率分析等基础测试 技术，第10章扩展介绍在汽 车电子领域发展的测试技术 ，第11章对数字电路测试的 技术趋势进行展望。 针对每一种数字集成电 路测试技术，本书一方面用 示例讲述其技术原理，另一 方面用电子设计自动化 （EDA）的商业工具对具体 实例演示技术应用过程 （EDA工具应用脚本及其说 明可在配套资源中下载）， 并在每章后附有习题。通过 本书，读者一方面可以学习 到基本的测试理论和相关技 术；另一方面，还可以对当 今芯片设计流程和EDA工具 链中测试技术的运用和实践 有所了解。 本书适合作为高等院校 集成电路、计算机科学与技 术、电子科学与技术等相关 专业高年级本科生、研究生 教材，也可供集成电路设计 与测试行业的开发人员、广 大科技工作者和研究人员参 考。

李华伟，女，1974-，博士，研究员。研究方向为集成电路设计自动化、数字电路测试、智能计算芯片架构，主讲《VLSI测试与可测试性设计》等课程。从教以来，获中国科学院教育教学成果二等奖；发表论文200余篇，出版《数字集成电路设计验证》、《数字系统测试与可测试设计》、《安腾体系结构》等3部著作；主持国家级科研项目8项；获国家技术发明二等奖1项，省部级以上奖励10项；已获授权国家发明专利32项。

第1章 数字集成电路测试技术导论 1.1 集成电路芯片开发过程中的测试问题 1.1.1 超大规模集成电路芯片的开发过程 1.1.2 设计验证 1.1.3 芯片测试 1.2 测试技术基础 1.2.1 故障模型 1.2.2 测试生成简介 1.2.3 可测试性设计简介 1.3 测试技术与EDA 1.4 本章小结 1.5 习题 参考文献 第2章 故障模拟 2.1 简介 2.1.1 逻辑模拟在测试中的作用 2.1.2 故障模拟在测试中的作用 2.2 模拟的基本概念 2.2.1 逻辑符号 2.2.2 缺陷与故障模型 2.3 逻辑模拟的算法 2.3.1 逻辑模拟的基本算法 2.3.2 逻辑模拟的算法优化 2.4 故障模拟的算法 2.4.1 故障模拟的基本算法 2.4.2 故障模拟的算法优化 2.5 本章小结 2.6 习题 参考文献 第3章 测试生成 3.1 基本概念 3.2 测试生成的分类 3.2.1 非面向故障的测试生成 3.2.2 面向故障的测试生成 3.3 通路敏化法 3.3.1 基本原理 3.3.2 PODEM 3.4 测试精简 3.5 时延故障的测试生成 3.6 实例介绍 3.7 本章小结 3.8 习题 参考文献 第4章 可测试性设计 4.1 可测试性设计的重要性 4.2 可测试性分析 4.3 专用可测试性设计 4.3.1 测试点插入 4.3.2 影响电路可测试性的设计结构 4.4 扫描设计 4.4.1 扫描单元设计 4.4.2 扫描设计规则 4.4.3 扫描设计流程 4.4.4 基于扫描的测试过程和代价 4.4.5 基于扫描的时延测试 4.5 片上时钟控制器 4.6 可测试性设计实例 4.7 本章小结 4.8 习题 参考文献 第5章 逻辑内建自测试 5.1 基本结构 5.2 BIST对象电路 5.2.1 未确定值屏蔽 5.2.2 测试点插入 5.2.3 Re-Timing 5.3 测试向量生成 5.4 测试响应分析 5.4.1 串行特征分析 5.4.2 并行特征分析 5.5 测试时序控制 5.5.1 低速测试 5.5.2 实速测试 5.6 实例介绍 5.7 本章小结 5.8 习题 参考文献 第6章 测试压缩 6.1 测试压缩的重要性 6.1.1 测试仪和测试数据带宽 6.1.2 测试数据爆炸的挑战和应对策略 6.2 测试压缩模型 6.2.1 基本工作原理 6.2.2 测试激励压缩 6.2.3 测试响应压缩 6.3 测试激励压缩方法 6.3.1 信息编码法 6.3.2 广播模式法 6.3.3 线性方程法 6.3.4 测试激励压缩方法对比 6.4 测试响应压缩方法 6.4.1 不含X的响应压缩 6.4.2 基于扫描链屏蔽的响应压缩 6.4.3 基于X耐受性的响应压缩 6.4.4 基于纠错码的响应压缩 6.4.5 测试响应压缩方法的对比 6.5 设计实例 6.6 本章小结 6.7 习题 参考文献 第7章 存储器自测试与自修复 7.1 存储器基础 7.2 存储器的故障模型 7.3 存储器测试算法 7.3.1 March算法 7.3.2 其他常用的存储器测试算法 7.4 存储器内建自测试（MBIST） 7.5 存储器内建自修复（MBISR） 7.6 对用户透明的存储器在线测试 7.7 MBIST设计实例 7.8 本章小结 7.9 习题 参考文献 第8章 系统测试和Soc测试 8.1 系统测试 8.1.1 系统功能测试 8.1.2 系统诊断测试 8.1.3 ICT技术 8.2 Soc测试 8.2.1 从板上系统到片上系统 8.2.2 SoC测试的主要挑战 8.2.3 测试访问机制 8.2.4 核测试环 8.2.5 层次化ATPG 8.2.6 测试优化 8.3 针对系统测试和Soc测试的主要协议简介 8.3.1 IEEE 1149.1标准 8.3.2 IEEE 1500标准 8.3.3 IEEE 1687标准 8.3.4 基于数据包的扫描测试网络 8.4 基于AI芯片的SoC测试案例分析 8.4.1 面向深度学习的定制AI芯片 8.4.2 AI芯片测试策略 8.5 本章小结 8.6 习题 参考文献 第9章 逻辑诊断与良率分析 9.1 简介 9.2 评估指标 9.3 扫描链故障诊断 9.3.1 扫描链可诊断性设计方法 9.3.2 扫描链自动诊断向量生成方法 9.3.3 扫描链失效芯片诊断方法 9.4 组合逻辑故障诊断 9.4.1 组合逻辑可诊断性设计方法 9.4.2 组合逻辑自动诊断向量生成方法 9.4.3 组合逻辑失效芯片诊断方法 9.5 良率学习 9.6 设计实例 9.7 本章小结 9.8 习题 参考文献 第1O章 汽车电子测试 10.1 汽车电子简介 10.1.1 发展概况和基本要求 10.1.2 主要挑战 10.1.3 可测试性设计技术应用 10.2 汽车电子的功能安全验证 10.2.1 基本概念 10.2.2 ISO 26262简介 10.3 汽车电子的系统实时测试 10.3.1 基本概念 10.3.2 任务模式控制器 10.4 本章小结 10.5 习题 参考文献 第11章 数字电路测试