EDA原理及Verilog HDL实现 从晶体管、门电路到Xilinx Vivado的数字系统设计

本书是为高等学校电子信息类及相关专业编写的数字系统设计教材，共分为11章，主要内容包括数字逻辑基础、可编程逻辑器件工艺和结构、Vivado集成开发环境IP设计流程、Vivado集成开发环境Verilog HDL设计流程、Verilog HDL语言规范、基本数字单元Verilog HDL描述、Verilog HDL数字系统设计和实现、创建和封装用户IP设计和实现、Vivado调试工具原理及实现、数字系统高级设计方法和数模混合系统设计。
本书以Xilinx Artix-7系列FPGA器件和Xilinx近期新一代的Vivado 2015.4集成开发环境为设计平台，根据数字系统设计课程的教学要求以及作者多年的教学经验，将本科传统的数字电子技术（数字逻辑）课程与复杂数字系统设计课程相结合，遵循循序渐进、由浅入深的原则，内容涵盖了晶体管、门电路、数字逻辑理论、组合逻辑和时序逻辑、可编程逻辑器件结构、Vivado集成开发环境设计流程、Verilog HDL语言、Verilog HDL复杂数字系统设计、IP封装与调用、在线逻辑分析仪工具以及数模混合系统设计等方面。
为了方便教师教学和学生自学，书中给出了大量设计实例，并提供了配套的教学资源（详见书中的学习说明）。本书可作为本科生和研究生学习数字系统设计等相关课程的教材，或作为从事Xilinx FPGA设计的工程技术人员的参考用书，也可作为Xilinx大学计划培训的授课教材。

第1章 数字逻辑基础
1.1 数字逻辑的发展史
1.2 开关系统
1.2.1 0和1的概念
1.2.2 开关系统的优势
1.2.3 晶体管作为开关
1.2.4 半导体物理器件
1.2.5 半导体逻辑电路
1.2.6 逻辑电路符号描述
1.3 半导体数字集成电路
1.3.1 集成电路的发展
1.3.2 集成电路构成
1.3.3 集成电路版图
1.4 基本逻辑门电路分析
1.4.1 基本逻辑门电路的描述
1.4.2 逻辑门电路的传输特性
1.4.3 基本逻辑门集成电路
1.4.4 不同工艺逻辑门的连接
1.5 逻辑代数理论
1.5.1 逻辑代数中运算关系
1.5.2 逻辑函数表达式
1.6 逻辑表达式的化简
1.6.1 使用运算律化简逻辑表达式
1.6.2 使用卡诺图化简逻辑表达式
1.6.3 不接近指定逻辑功能的化简
1.6.4 输入变量的卡诺图表示
1.7 毛刺产生及消除
1.8 数字码制表示和转换
1.8.1 数字码制表示
1.8.2 数字码制转换
1.9 组合逻辑电路
1.9.1 编码器
1.9.2 译码器
1.9.3 码转换器
1.9.4 数据选择器
1.9.5 数据比较器
1.9.6 加法器
1.9.7 减法器
1.9.8 加法器/减法器
1.9.9 乘法器
1.10 时序逻辑电路
1.10.1 时序逻辑电路类型
1.10.2 时序逻辑电路特点
1.10.3 基本SR锁存器
1.10.4 同步SR锁存器
1.10.5 D锁存器
1.10.6 D触发器
1.10.7 其他触发器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存储器
1.11 有限自动状态机
1.11.1 有限自动状态机原理
1.11.2 状态图表示及实现
1.11.3 三位计数器
……
第2章 可编程逻辑器件工艺和结构
第3章 Vivado集成开发环境IP核设计流程
第4章 Vivado集成开发环境VerilogHDL设计流程
第5章 VerilogHDL语言规范
第6章 基本数字逻辑单元VerilogHDL描述
第7章 VerilogHDL数字系统设计和实现
第8章 创建和封装用户IP设计与实现
第9章 Vivado调试工具原理及实现
第10章 数字系统高级设计方法
第11章 数模混合系统设计