AMD FPGA设计优化宝典 面向Vivado/SytemVerilog

本书以Xilinx公司(目前已被AMD公司收购)7系列FPGAUItraScale/UtraScale+和VersalACAP内部架构为基础，介绍与之匹配的RTL代码风格(采用SystemVerilog语言)和基于Vivado的设计分析方法。全书共10章，包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机等的代码风格与优化方法，以及扇出和布线拥塞的优化方法。
本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。

"高亚军，FPGA 技术分享者、设计优化和时序收敛专家、Vivado 工具使用专家、数字信号处理专家，现任Xilinx 资深战略应用工程师。多年来一直使用Xilinx FPGA 实现数字信号处理算法，对Xilinx FPGA 器件架构、开发工具Vivado、Vitis HLS 和Vitis ModelComposer 及设计理念有深厚的理论基础和实战经验。 主要著作： 2011 年出版《基于FPGA 的数字信号处理》 ； 2012 年发布网络视频课程《Vivado 入门与提高》 ； 2015 年出版《基于FPGA 的数字信号处理（第2 版）》 ； 2016 年出版《Vivado 从此开始（基础篇）》 ； 2016 年发布网络视频课程《跟Xilinx SAE 学HLS》 ； 2020 年出版《Vivado 从此开始（进阶篇）》 ； 2021 年出版《Vivado/Tcl 零基础入门与案例实战》 。 2018 年创建FPGA 技术分享公众号“FPGA 技术驿站”。每周更新一篇原创文章，累计发表原创文章380 余篇，获得大量粉丝的认可和称赞。"

第1章FPGA技术分析/1
1.1芯片架构的演变/1
1.2设计方法的演变/15
1.3面临的挑战/20
1.4四大基本原则/23
1.5性能指标/29
1.6思考空间/31

第2章优化时钟网络/33
2.1时钟资源/33
2.2时钟偏移/55
2.3时钟抖动/68
2.4安全的时钟启动方式/75
2.5时钟规划/79
2.6创建输出时钟/84
2.7思考空间/84

第3章优化组合逻辑/86
3.1组合逻辑资源/86
3.2译码器代码风格/87
3.3编码器代码风格/94
3.4多路复用器代码风格/103
3.5多路解复用器代码风格/116
3.6比较器代码风格/118
3.7移位器代码风格/130
3.8加法器代码风格/135
3.9奇偶校验电路代码风格/163
3.10二进制码与格雷码互转电路代码风格/165
3.11避免组合逻辑环路/168
3.12慎用full_case和parallel_case/169
3.13思考空间/175

第4章优化触发器/176
4.1触发器资源/176
4.2建立时间和保持时间/183
4.3亚稳态/185
4.4控制集/188
4.5复位信号的代码风格/194
4.6同步边沿检测电路代码风格/204
4.7串并互转电路代码风格/206
4.8避免意外生成的锁存器/211
4.9思考空间/216

第5章优化移位寄存器//218
5.1移位寄存器资源/218
5.2移位寄存器的代码风格/222
5.3移位寄存器的应用场景/234
5.4管理时序路径上的移位寄存器/236
5.5思考空间/240

第6章优化存储器/242
6.1存储器资源/242
6.2单端口RAM代码风格/255
6.3简单双端口RAM代码风格/269
6.4真双端口RAM代码风格/277
6.5RAM的初始化与ROM代码风格/284
6.6同步FIFO代码风格/289
6.7异步FIFO代码风格/302
6.8平衡BlockRAM的功耗与性能/310
6.9异构RAM/312
6.10以IP方式使用RAM和FIFO/312
6.11以XPM方式使用RAM和FIFO/319
6.12管理时序路径上的BlockRAM和UltraRAM/322
6.13思考空间/328

第7章优化乘加运算单元//330
7.1乘加器资源/330
7.2以乘法为核心运算的代码风格/337
7.3复数乘法运算代码风格/363
7.4向量内积代码风格/377
7.5以加法为核心运算的电路结构/379
7.6管理时序路径上的乘加器/384
7.7思考空间/385

第8章优化状态机/386
8.1基本概念/386
8.2状态机代码风格/388
8.3状态编码方式/409
8.4基于ROM的控制器/413
8.5思考空间/414

第９章优化扇出/416
9.1生成扇出报告/416
9.2利用设计流程降低扇出/418
9.3利用约束降低扇出/420
9.4从代码层面降低扇出/424
9.5改善扇出的正确流程/424
9.6思考空间/425

第10章优化布线拥塞/426
10.1布线拥塞的三种类型/426
10.2利用设计流程改善布线拥塞/428
10.3利用约束缓解布线拥塞/430
10.4从代码层面降低布线拥塞程度/431
10.5缓解布线拥塞的正确流程/431
10.6思考空间/432