AMD FPGA设计优化宝典 面向Vivado/VHDL

"内容全面：既阐述了FPGA内部结构，又阐述了RTL代码风格（采用VHDL语言） 方法多样：从代码层面优化；从工具层面优化；从约束层面优化 学练结合：章后列出常见问题（全书共101个），以便读者思考和练习"

本书以Xilinx公司（目前已被AMD公司收购）的7系列FPGA、UltraScale/UltraScale+FPGA和VersalACAP内部架构为基础，介绍与之匹配的RTL代码的风格（采用VHDL语言）和基于Vivado的设计分析方法。全书共10章，包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法，也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科生和研究生学习参考，也可供FPGA工程师和自学者参考使用。

高亚军，FPGA技术分享者，设计优化和时序收敛专家，Vivado工具使用专家，数字信号处理专家，现任Xilinx资深战略应用工程师，多年来使用Xilinx FPGA实现数字信号处理算法，对Xilinx FPGA器件架构、开发工具Vivado/Vitis HLS/Model Composer及其设计理念有深厚的理论和实战经验。

第1章FPGA技术分析1
1.1芯片架构的演变1
1.2设计方法的演变15
1.3面临的挑战20
1.4四大基本原则22
1.4.1硬件原则23
1.4.2同步原则24
1.4.3流水原则25
1.4.4面积与速度的平衡与互换原则27
1.5性能指标29
1.6思考空间31
第2章优化时钟网络32
2.1时钟资源32
2.1.17系列FPGA中的时钟资源32
2.1.2UlatraScale/UltraScale+FPGA中的时钟资源42
2.1.3VersalACAP中的时钟资源47
2.2时钟偏移52
2.3时钟抖动64
2.4安全的时钟启动方式71
2.5时钟规划75
2.6创建输出时钟79
2.7思考空间80
第3章优化组合逻辑81
3.1组合逻辑资源81
3.2译码器与编码器82
3.2.1译码器代码风格82
3.2.2编码器代码风格93
3.3多路复用器与多路解复用器104
3.3.1多路复用器代码风格104
3.3.2多路解复用器代码风格117
3.4加法器与累加器119
3.4.1加法器代码风格119
3.4.2累加器代码风格134
3.5其他组合逻辑电路149
3.5.1移位器代码风格149
3.5.2比较器代码风格153
3.5.3奇偶校验电路代码风格166
3.5.4二进制码与格雷码互转电路代码风格167
3.6避免组合逻辑环路170
3.7思考空间171
第4章优化触发器172
4.1触发器资源172
4.1.17系列FPGA中的触发器资源172
4.1.2UltraScale/UltraScale+FPGA中的触发器资源174
4.1.3VersalACAP中的触发器资源175
4.2建立时间和保持时间179
4.3亚稳态181
4.4控制集184
4.5复位信号的代码风格189
4.5.1异步复位还是同步复位189
4.5.2全局复位还是局部复位192
4.5.3是否需要上电复位195
4.6同步边沿检测电路代码风格199
4.7串并互转电路代码风格201
4.8避免意外生成的锁存器206
4.9思考空间209
第5章优化移位寄存器211
5.1移位寄存器资源211
5.1.17系列FPGA中的移位寄存器资源211
5.1.2UltraScale/UltraScale+FPGA中的移位寄存器资源212
5.1.3VersalACAP中的移位寄存器资源212
5.2移位寄存器的代码风格216
5.3移位寄存器的应用场景227
5.4管理时序路径上的移位寄存器228
5.5思考空间232
第6章优化存储器234
6.1存储器资源234
6.1.1分布式RAM234
6.1.2BRAM235
6.1.3UltraRAM242
6.2单端口RAM代码风格246
6.3简单双端口RAM代码风格266
6.4真双端口RAM代码风格276
6.5RAM的初始化与ROM代码风格284
6.6同步FIFO代码风格287
6.7异步FIFO代码风格301
6.8平衡BlockRAM的功耗与性能310
6.9异构RAM312
6.10以IP方式使用RAM和FIFO312
6.11以XPM方式使用RAM或FIFO319
6.12管理时序路径上的BRAM和UltraRAM322
6.13思考空间328
第7章优化乘加运算单元329
7.1乘加器资源329
7.1.17系列FPGA中的乘加器资源329
7.1.2UltraScale/UltraScale+FPGA中的乘加器资源332
7.1.3VersalACAP中的乘加器资源332
7.2以乘法为核心运算的代码风格335
7.3复数乘法运算代码风格363
7.4向量内积代码风格378
7.5以加法为核心运算的电路结构380
7.6管理时序路径上的乘加器386
7.7思考空间387
第8章优化状态机388
8.1基本概念388
8.2状态机代码风格390
8.3状态编码方式410
8.4基于ROM的控制器413
8.5思考空间416
第9章优化扇出417
9.1生成扇出报告417
9.2利用设计流程降低扇出419
9.3利用约束降低扇出421
9.4从代码层面降低扇出424
9.5改善扇出的正确流程424
9.6思考空间425
第10章优化布线拥塞426
10.1布线拥塞的三种类型426
10.2利用设计流程改善布线拥塞428
10.3利用约束缓解布线拥塞429
10.4从代码层面降低布线拥塞程度430
10.5缓解布线拥塞的正确流程430
10.6思考空间432