数字设计——Verilog HDL、VHDL和SystemVerilog实现(第6版)

"#例题丰富，推演详尽。 #综合了基本CMOS集成工艺和逻辑门。 #使用Verilog HDL、VHDL和SystemVerilog进行数字设计。"

   本书是一本系统介绍数字电路设计的优秀教材，旨在教会读者关于数字设计的基本概念和基本方法，并在其前一版的基础上进行了全面的修订与更新。全书共10章，内容涉及数字逻辑的基本理论，组合逻辑电路，时序逻辑电路，寄存器和计数器，存储器和可编程逻辑器件，寄存器传输级设计，半导体和CMOS集成电路，标准IC和FPGA实验，标准图形符号，Verilog HDL、VHDL、SystemVerilog与数字系统设计等。全书结构严谨，选材新颖，内容深入浅出，紧密联系实际，教辅资料齐全。
本书可作为电气工程、电子工程、通信工程、计算机工程和计算机科学与技术等相关专业的教材，也可作为电子设计工程师的参考书。

尹廷辉，毕业于解放军通信工程学院信息与信号处理专业；毕业后留校任教，先后任助教、讲师，2005年任副教授，主要从事电子技术方面的课程教学和科研，获得军队教学成果一等奖1项，出版著作（译著）7部。

第1章数字系统与二进制数
1.1数字系统
1.2二进制数
1.3数制的转换
1.4八进制数和十六进制数
1.5补码
1.6带符号二进制数
1.7二进制码
1.8二进制存储与寄存器
1.9二进制逻辑
习题
参考文献
网络搜索主题
第2章布尔代数和逻辑门
2.1引言
2.2基本定义
2.3布尔代数的公理
2.4布尔代数的基本定理和性质
2.5布尔函数
2.6规范式与标准式
2.7其他逻辑运算
2.8数字逻辑门
2.9集成电路
习题
参考文献
网络搜索主题
第3章门电路化简
3.1引言
3.2图形法化简
3.3四变量卡诺图
3.4和之积式的化简
3.5无关条件
3.6与非门和或非门实现
3.7其他二级门电路实现
3.8异或函数
3.9硬件描述语言（HDL）
3.10HDL中的真值表
习题
参考文献
网络搜索主题
第4章组合逻辑
4.1引言
4.2组合电路
4.3组合电路分析
4.4设计步骤
4.5二进制加减器
4.6十进制加法器
4.7二进制乘法器
4.8数值比较器
4.9译码器
4.10编码器
4.11数据选择器
4.12组合电路的HDL模型
4.13行为建模
4.14编写一个简单的测试平台
4.15逻辑仿真
习题
参考文献
网络搜索主题
第5章同步时序逻辑
5.1引言
5.2时序电路
5.3存储元件：锁存器
5.4存储元件：触发器
5.5钟控时序电路分析
5.6时序电路的可综合HDL模型
5.7状态化简与分配
5.8设计过程
习题
参考文献
网络搜索主题
第6章寄存器和计数器
6.1寄存器
6.2移位寄存器
6.3行波计数器
6.4同步计数器
6.5其他计数器
6.6寄存器和计数器的HDL描述
习题
参考文献
网络搜索主题
第7章存储器和可编程逻辑器件
7.1引言
7.2随机存取存储器
7.3存储器译码
7.4检纠错
7.5只读存储器
7.6可编程逻辑阵列
7.7可编程阵列逻辑
7.8时序可编程器件
习题
参考文献
网络搜索主题
第8章寄存器传输级设计
8.1引言
8.2寄存器传输级（RTL）定义
8.3RTL描述
8.4算法状态机（ASM）
8.5设计举例（ASMD流程图）
8.6设计举例的HDL描述
8.7时序二进制乘法器
8.8控制逻辑
8.9二进制乘法器的HDL描述
8.10用数据选择器进行设计
8.11无竞争设计（软竞争条件）
8.12无锁存设计（为什么浪费硅片面积？）
8.13SystemVerilog语言简介
习题
参考文献
网络搜索主题
……