计算机系统设计(下册)——基于FPGA的SoC设计与实现

本书提供微课视频、电子课件、程序代码等。

《计算机系统设计》系列教材是在新工科建设的背景下，面向国家“自主可控”信息化发展战略，围绕系统能力培养的目标而编写的。本书为该系列教材的下册，在上册所设计的32位MIPS流水线处理器（MiniMIPS32）的基础上，详细讲授SoC软硬件设计、集成、测试的方法和流程。全书分为8章，主要包括增强型MiniMIPS32处理器设计，互连总线的集成，存储系统的设计与集成，常见外设的设计与集成，操作系统移植，面向特定应用领域的SoC设计，基于XilinxFPGA和ViVado的IP核设计、封装及基于IP核的SoC平台构建等内容，提供微课视频、电子课件、程序代码等。书中将SoC设计过程中每个环节所涉及的硬件和软件的基本概念关联起来，力争给读者建立一个功能完备、层次分明的SoC软硬件架构。本书可作为高等院校计算机、集成电路等专业高年级本科生及研究生的教材或教学参考书，也可作为计算机系统综合课程设计、数字系统课程设计的实验指导用书或计算机系统工程师的技术参考书。

魏继增，天津大学智能与计算学部副教授，主讲“数字逻辑电路”“计算机系统结构”“VLSI系统设计”三门课程。负责教育部产学合作协同育人项目2项，参与编写重量规划教材1部，负责国家和省部级科研项目多项。长期关注计算机系统能力培养的课程改革，特别是对实践课程的落地有较深刻的认识。主要研究方向：计算机体系结构、高能效处理器设计、嵌入式系统等。

第1章SoC设计概述
1.1SoC概述
1.2SoC的分类及基本组成
1.3SoC设计的发展趋势
1.3.1SoC设计技术的发展和挑战
1.3.2SoC设计方法的发展和挑战
1.3.3未来的SoC
1.4本书的目标和组织结构
第2章SoC设计流程
2.1软硬件协同设计
2.2基于标准单元的SoC设计流程
2.3基于FPGA的SoC设计流程
2.3.1SoCFPGA结构
2.3.2面向SoC的FPGA设计流程
2.3.3高层次综合
2.3.4VersalACAP和Vitis
2.4IP复用的设计方法
2.4.1IP的基本概念与分类
2.4.2IP设计的流程
2.4.3IP核的选择
第3章基于增强型MiniMIPS32处理器的SoC——MiniMIPS32_FullSyS
3.1MiniMIPS32_FullSyS的整体架构
3.2MiniMIPS32_FullSyS的地址空间划分与映射
3.2.132位MIPS处理器的虚拟地址空间
3.2.2MiniMIPS32_FullSyS的地址空间划分
3.2.3固定地址映射单元的设计与实现
3.2.4指令地址仲裁单元的设计与实现
3.3高速缓冲存储器
3.3.1高速缓冲存储器概述
3.3.2Cache的性能评价
3.3.3Cache的设计与实现
第4章AXI4总线接口及协议
4.1AXI4总线接口概述
4.2AXI4总线协议
4.2.1AXI4总线结构
4.2.2AXI4总线信号
4.2.3AXI4总线协议的握手机制
4.2.4AXI4总线协议的读操作时序
4.2.5AXI4总线协议的写操作时序
4.2.6突发传输机制
4.3基于AXI4的MiniMIPS32处理器设计与实现
4.3.1类SRAM接口到AXI4接口的转换
4.3.2MiniMIPS32处理器的封装
4.4AXIInterconnect简介
4.4.1AXIInterconnect的结构
4.4.2AXIInterconnect的互连结构
4.4.3AXIInterconnect的I/O接口信号
4.5基于AXIInterconnect的SoC设计与实现——增强型MiniMIPS32处理器的集成
第5章存储系统
5.1AXIBRAM控制器
5.1.1AXIBRAM控制器简介
5.1.2基于AXIInterconnect的SoC设计与实现——AXIBRAM控制器的集成
5.2非易失存储器Flash
5.2.1Flash存储器简介
5.2.2SPI接口
5.2.3SPIFlash（S25FL128S）
5.2.4AXIQuadSPI
5.2.5基于AXIInterconnect的MiniMIPS32_FullSyS设计——AXIQuadSPI的集成
第6章外部设备
6.1通用输入输出接口
6.1.1GPIO概述
6.1.2AXIGPIO简介
6.1.3基于AXIInterconnect的MiniMIPS32_FullSyS设计——AXIGPIO的集成
6.1.4AXIGPIO的功能验证
6.2UART控制器
6.2.1串口通信概述
6.2.2通用异步收发器（UART）
6.2.3UART传输协议
6.2.4AXIUartlite简介
6.2.5基于AXIInterconnect的MiniMIPS32_FullSyS设计——AXIUartlite的集成
6.2.6AXIUartlite的功能验证
6.3定时器
6.3.1定时器概述
6.3.2AXITimer简介
6.3.3基于AXIInterconnect的MiniMIPS32_FullSyS设计——AXITimer的集成
6.3.4AXITimer的功能验证
6.4VGA控制器
6.4.1VGA接口概述
6.4.2RGB三原色模型
6.4.3VGA控制器的时序
6.4.4VGA控制器的设计与实现
6.4.5基于AXIInterconnect的MiniMIPS32_FullSyS设计——AXIVGA控制器的集成
6.4.6AXIVGA控制器的功能验证
第7章μC/OS-II操作系统的移植
7.1μC/OS-II操作系统概述
7.1.1操作系统与实时操作系统
7.1.2μC/OS-II简介
7.1.3μC/OS-II的基本功能
7.1.4μC/OS-II的文件结构
7.2μC/OS-II操作系统的移植
7.2.1μC/OS-II操作系统源码下载
7.2.2建立μC/OS-II操作系统文件目录
7.2.3移植μC/OS-II操作系统
7.3μC/OS-II操作系统的功能验证
第8章面向特定应用的软硬件设计
8.1RSA加/解密SoC的软硬件设计
8.1.1RSA公钥密码系统简介
8.1.2RSA公钥密码算法的实现
8.1.3AXIRSA128的硬件设计
8.1.4AXIRSA128的集成
8.1.5RSA加/解密SoC的功能验证
8.2手写体数字识别SoC的软硬件设计
8.2.1贝叶斯定理简介
8.2.2朴素贝叶斯分类器
8.2.3AXIBayes的硬件设计
8.2.4AXIBayes的集成
8.2.5手写体数字识别SoC的功能验证
参考文献