CMOS数字集成电路——分析与设计(第4版)

CMOS数字集成电路优秀教材，反映技术发展。

全书详细讲述了CMOS数字集成电路的相关内容，为反映纳米级别CMOS技术的广泛应用和技术的发展。全书在第三版的基础上对晶体管模型公式和器件参数进行了修正，几乎全部章节都进行了重写提供了反映现代技术发展水平和电路设计的新资料。全书共15章。第1章至第8章详细讨论MOS品体管的相关特性和工作原理、基本反相器电路设计、组合逻辑电路及时序逻辑电路的结构与工作原理：第9章至第13章主要介绍应用于优选VLSI芯片设计的动态逻辑电路、优选的半导体存储电路低功耗CMOS逻辑电路、数字运算和转换电路、芯片的I/O设计：第14章和第15章分别讨论电路的产品化设计和可测试性设计这两个重要问题。
本书是现代数字集成电路设计的理想教材和参考书，可供与集成电路设计领域有关的各电类专业的本科生和研究生使用，也可供从事集成电路设计、数字系统设计和VILSI设计等领域的工程师参考。

"王志功，男，东南大学信息科学与工程学院教授、博士生导师，东南大学射频与光电集成电路研究所所长。 窦建华，合肥工业大学副教授，硕士生导师，主要从事电路理论、电子技术、通信电子线路、EDA的教学科研和IC设计方面的教学和科研工作。"

第1章概论1
1.1发展历史1
1.2本书的目标和结构3
1.3电路设计举例6
1.4VLSI设计方法综述12
1.5VLSI设计流程14
1.6设计分层15
1.7规范化、模块化和本地化的概念18
1.8VLSI的设计风格18
1.8.1现场可编程门阵列(FPGA)19
1.8.2门阵列的设计20
1.8.3基于标准单元的设计23
1.8.4全定制设计25
1.9设计质量26
1.9.1可测试性26
1.9.2成品率和可制造性27
1.9.3可靠性27
1.9.4技术升级能力28
1.10封装技术28
1.11计算机辅助设计技术30
1.11.1综合工具30
1.11.2版图工具30
1.11.3仿真和检验工具31
习题31
第2章MOS场效应管的制造34
2.1概述34
2.2制造工艺的基本步骤34
2.2.1nMOS晶体管的制造36
2.2.2器件隔离技术39
2.2.3硅局部氧化(LOCOS)39
2.2.4多层互连结构和金属化40
2.3CMOSn阱工艺41
2.4CMOS技术的发展45
2.5版图设计规则50
2.6全定制掩模版图设计52
习题55
第3章MOS晶体管57
3.1金属-氧化物-半导体(MOS)结构57
3.2外部偏置下的MOS系统60
3.3MOS场效应管(MOSFET)的结构和作用62
3.3.1阈值电压64
3.3.2MOSFET工作状况的定性观察68
3.4MOSFET的电流-电压特性69
3.4.1渐变沟道近似69
3.4.2沟道长度调制73
3.4.3衬底偏置效应75
3.5MOSFET的收缩和小尺寸效应76
3.5.1全收缩(恒场强等比例收缩)77
3.5.2恒电压按比例收缩78
3.5.3短沟道效应的电流-电压方程79
3.5.4参数测量83
3.5.5小几何尺寸器件的阈值电压87
3.5.6窄沟道效应91
3.5.7小尺寸器件引起的其他92
3.5.8纳米级技术中的易变性95
3.6MOSFET电容99
3.6.1氧化相关电容100
3.6.2结电容102
习题106
第4章用SPICE进行MOS管建模109
4.1概述109
4.2基本概念109
4.3一级模型方程111
4.4二级模型方程114
4.4.1电场迁移率的变化115
4.4.2饱和情况下的沟道长度变化115
4.4.3载流子速率饱和116
4.4.4亚阈值电导116
4.4.5其他小尺寸修正117
4.5三级模型方程117
4.6优选的MOSFET模型118
4.7电容模型118
4.8SPICEMOSFET模型的比较121
附录典型SPICE模型参数122
习题127
第5章MOS反相器的静态特性128
5.1概述128
5.1.1电压传输特性(VTC)129
5.1.2噪声抑制和噪声容限130
5.1.3功率和芯片面积的考虑132
5.2电阻负载型反相器133
5.2.1VOH的计算134
5.2.2VOL的计算134
5.2.3VIL的计算135
5.2.4VIH的计算135
5.2.5功耗和芯片面积137
5.3MOSFET负载反相器140
5.3.1增强型负载nMOS反相器140
5.3.2伪nMOS反相器140
5.3.3VOH的计算142
5.3.4VOL的计算142
5.3.5VIL的计算143
5.3.6VIH的计算143
5.3.7伪nMOS反相器设计144
5.3.8功耗和占用面积问题的考虑145
5.4CMOS反相器148
5.4.1电路工作状态148
5.4.2VIL的计算152
5.4.3VIH的计算153
5.4.4Vth的计算154
5.4.5CMOS反相器的设计157
5.4.6CMOS反相器的电源电压按比例减小160
5.4.7功耗和占用面积问题的考虑160
附录小尺寸器件CMOS反相器的尺寸设计趋势161
习题163
第6章MOS反相器的开关特性和体效应166
6.1概述166
6.2延迟时间的定义167
6.3延迟时间的计算168
6.4延迟下的反相器设计174
6.5互连线电容的估算181
6.5.1互连线电容估算184
6.5.2互连线电阻的估算190
6.6互连线延迟的计算190
6.6.1RC延迟模式190
6.6.2Elmore延迟191
6.7CMOS反相器的开关功耗196
6.7.1功率表仿真198
6.7.2功率-延迟积201
6.7.3能量-延迟积202
附录超级缓冲器的设计202
习题204
第7章组合MOS逻辑电路208
7.1概述208
7.2带伪nMOS(pMOS)负载的MOS逻辑电路208
7.2.1双输入“或非”逻辑门208
7.2.2VOH的计算209
7.2.3VOL的计算209
7.2.4多输入的一般“或非”结构211
7.2.5“或非”门的瞬态分析211
7.2.6双输入“与非”门213
7.2.7多输入的一般“与非”门结构215
7.2.8“与非”门的瞬态分析216
7.3CMOS逻辑电路217
7.3.1CMOSNOR2(双输入“或非”门)逻辑门217
7.3.2CMOSNAND2(双输入“与非”门)逻辑门221
7.3.3简单CMOS逻辑门的版图221
7.4复杂逻辑电路222
7.4.1复杂CMOS逻辑门224
7.4.2复杂CMOS逻辑门的版图225
7.4.3“与或非”和“或与非”逻辑门227
7.4.4伪nMOS复杂逻辑门228
7.4.5采用纳米级技术的CMOS逻辑电路的尺寸设计230
7.5CMOS传输门232
习题239
第8章时序MOS逻辑电路244
8.1概述244
8.2双稳态元件的特性244
8.3SR锁存电路248
8.4钟控锁存器和触发器电路252
8.4.1钟控SR锁存器252
8.4.2钟控JK锁存器254
8.4.3主从触发器255
8.5钟控存储器的时间相关参数257
8.6CMOS的D锁存器和边沿触发器258
8.7基于脉冲锁存器的钟控存储器262
8.8基于读出放大器的触发器263
8.9时钟存储器件中的逻辑嵌入264
8.10时钟系统的能耗及其节能措施265
附录266
习题269
第9章动态逻辑电路272
9.1概述272
9.2传输晶体管电路的基本原理273
9.2.1逻辑“1”切换274
9.2.2逻辑“0”切换276
9.2.3电荷的储存与泄放278
9.3电压自举技术281
9.4同步动态电路技术283
9.5动态CMOS电路技术287
9.5.1CMOS传输门逻辑287
9.5.2动态CMOS逻辑(预充电-定值逻辑)289
9.6高性能动态逻辑CMOS电路290
9.6.1多米诺CMOS逻辑290
9.6.2NORACMOS逻辑(NP-多米诺逻辑)297
9.6.3拉链式CMOS电路299
9.6.4真单相时钟(TSPC)动态CMOS299
习题302
第10章半导体存储器305
10.1概述305
10.2动态随机存储器(DRAM)309
10.2.1DRAM的结构309
10.2.2DRAM单元的历史演变过程310
10.2.3DRAM单元类型311
10.2.4三晶体管DRAM单元的工作原理312
10.2.5单晶体管DRAM单元的工作过程315
10.2.6DRAM操作模式319
10.2.7DRAM存储单元的漏电流和刷新操作321
10.2.8DRAM输入／输出电路322
10.2.9DRAM片上电压发生器326
10.3静态随机存储器(SRAM)329
10.3.1接近CMOSSRAM单元331
10.3.2CMOSSRAM单元的设计方法332
10.3.3SRAM的运用334
10.3.4SRAM单元中的漏电流337
10.3.5SRAM读／写电路338
10.3.6低压SRAM339
10.4非易失存储器340
10.5闪存349
10.5.1NOR闪存单元351
10.5.2NAND闪存单元352
10.5.3多电平单元的概念354
10.5.4闪存电路354
10.6铁电随机存储器(FRAM)355
习题357
第11章低功耗CMOS逻辑电路362
11.1概述362
11.2功耗综述362
11.2.1开关功耗363
11.2.2减少开关功耗的方法365
11.2.3短路功耗365
11.2.4泄漏功耗368
11.2.5实际功耗举例370
11.3电压按比例降低的低功耗设计371
11.3.1电压按比例降低对功率和延迟的影响371
11.3.2可变阈值CMOS(VTCMOS)电路373
11.3.3多阈值CMOS(MTCMOS)电路374
11.3.4流水线操作方法375
11.3.5并行处理方法(硬件复制)377
11.4开关激活率的估算和优化379
11.4.1开关激活率原理379
11.4.2减小开关激活率381
11.4.3减少短脉冲干扰381
11.4.4门控时钟信号382
11.5减小开关电容383
11.5.1系统级设计方法383
11.5.2电路级设计方法384
11.5.3掩模级设计方法384
11.6绝热逻辑电路385
11.6.1绝热开关385
11.6.2绝热逻辑门386
11.6.3分步充电电路387
习题389
第12章算术组合模块390
12.1概述390
12.2加法器390
12.2.1CMOS全加器电路390
12.2.2并行加法器392
12.2.3进位选择加法器392
12.2.4超前进位加法器394
12.2.5并行前缀加法器395
12.2.6加法器设计中的折中397
12.3乘法器398
12.3.1阵列乘法器398
12.3.2华莱士(Wallace)树乘法器399
12.3.3布思(Booth)乘法器400
12.3.4并行乘法器的整体设计401
12.4移位器401
习题402
第13章时钟电路与输入/输出电路406
13.1概述406
13.2静电放电(ESD)保护406
13.3输入电路408
13.4输出电路和L(di/dt)噪声412
13.5片内时钟生成和分配415
13.5.1简单的时钟生成器415
13.5.2锁相环415
13.6闩锁现象及其预防措施424
附录片上网络：下一代片上系统(SoC)的新模式428
习题431
第14章产品化设计433
14.1概述433
14.2工艺变化433
14.3基本概念和定义434
14.3.1电路参数434
14.3.2含噪声参数的分布435
14.3.3电路性能指标436
14.3.4参数成品率和性能可变性438
14.4实验设计与性能建模439
14.4.1因子设计440
14.4.2中心组合设计441
14.4.3Taguchi正交阵列441
14.4.4拉丁超立方抽样442
14.4.5模型拟合443
14.5参数成品率的评估443
14.5.1直接蒙特卡罗方法445
14.5.2性能模型方法445
14.5.2一个参数成品率评估的简单范例446
14.6参数成品率的优选值447
14.6.1基于蒙特卡罗的方法447
14.6.2几何方法447
14.6.3一个简单的成品率优选化方法447
14.6.4参数成品率优选化的一个简单例子448
14.7最坏情况分析448
14.7.1转角技术449
14.7.2一种更实际的最坏情况分析法450
14.7.3一个最坏情况分析的简单例子451
14.8性能参数变化的最小化452
习题454
第15章可测试性设计457
15.1概述457
15.2故障类型和模型457
15.3可控性和可观察性460
15.4专用可测试性设计技术460
15.5基于扫描的技术462
15.6内建自测(BIST)技术464
15.7电流监控IDDQ检测466
习题467
参考文献468
物理和材料常数473
公式474