数字电路的FPGA设计与实现——基于Xilinx和VHDL

传统的数字电路实验基本都基于74系列芯片，随着EDA技术的快速发展，这种模式已经不能满足业界需求。基于FPGA芯片，使用原理图或VHDL/VerilogHDL语言实现数字电路的各种功能，更符合新时代对人才培养的要求。因此，本书选用Xilinx公司的FPGA芯片及ISE14.7开发环境，以深圳市乐育科技有限公司出品的LY-SPTN6M型FPGA高级开发系统为硬件平台，共安排了14个实验，内容涵盖集成逻辑门电路功能测试、基于原理图/HDL的简易数字系统设计、编码器设计、译码器设计、加法器设计、比较器设计、数据选择器设计、触发器设计、同步/异步时序逻辑电路分析与设计、计数器设计、移位寄存器设计、数-模和模-数转换。本书配有丰富的资料包，包括FPGA例程资料、硬件资料、软件资料、PPT和视频等。这些资料会持续更新，下载链接可通过微信公众号“很好工程师培养系列”获取。本书既可以作为高等院校数字电路课程的实验教材，也可以作为FPGA开发及相关行业工程技术人员的入门培训用书。

第1章 数字电路的开发平台和工具
1.1 FPGA基础概念
1.1.1 什么是FPGA
1.1.2 FPGA与ASIC之间的关系
1.1.3 FPGA、CPU与DSP之间的关系
1.1.4 VHDL与Verilog HDL
1.1.5 Xilinx与Altera
1.2 FPGA开发流程
1.3 XC6SLX16芯片介绍
1.3.1 Spartan-6系列介绍
1.3.2 XC6SLX16-2CSG324C芯片介绍
1.3.3 FPGA速度等级
1.3.4 FPGA可用I/O数量
1.3.5 FPGA逻辑单元
1.3.6 Spartan-6配置
1.4 FPGA开发环境安装与配置
1.4.1 ISE
1.4.2 安装ISE 14
1.4.3 Synplify
1.4.4 安装Synplify
1.4.5 安装Xilinx USB Cable驱动
1.5 VHDL语法基础
1.5.1 库声明
1.5.2 实体
1.5.3 结构体
1.5.4 元件声明
1.5.5 常量定义
1.5.6 变量定义
1.5.7 信号
1.5.8 直接赋值语句
1.5.9 when...else语句
1.5.10 with...select...when语句
1.5.11 process语句
1.5.12 if...else语句
1.5.13 case语句
1.5.14 运算符
1.6 FPGA高级开发系统简介
1.6.1 拨动开关电路
1.6.2 LED电路
1.6.3 独立按键电路
1.6.4 七段数码管电路
1.6.5 D/A转换电路
1.6.6 A/D转换电路
1.7 基于FPGA高级开发系统可开展的部分实验
1.8 本书配套的资料包
第2章 集成逻辑门电路功能测试
2.1 预备知识
2.2 实验内容
2.3 实验步骤
本章任务
第3章 基于原理图的简易数字系统设计
3.1 预备知识
3.2 实验内容
3.3 实验步骤
本章任务
第4章 基于HDL的简易数字系统设计
4.1 预备知识
4.2 实验内容
4.3 实验步骤
本章任务
第5章 编码器设计
5.1 预备知识
5.2 实验内容
5.3 实验步骤
本章任务
第6章 译码器设计
6.1 预备知识
6.2 实验内容
6.3 实验步骤
本章任务
第7章 加法器设计
7.1 预备知识
7.2 实验内容
7.3 实验步骤
本章任务
第8章 比较器设计
8.1 预备知识
8.2 实验内容
8.3 实验步骤
本章任务
第9章 数据选择器设计
9.1 预备知识
9.2 实验内容
9.3 实验步骤
本章任务
第10章 触发器设计
10.1 预备知识
10.2 实验内容
10.2.1 RS触发器
10.2.2 D触发器
10.2.3 JK触发器
10.2.4 T触发器
10.3 实验步骤
本章任务
第11章 同步时序逻辑电路分析与设计
11.1 预备知识
11.2 实验内容
11.2.1 同步时序逻辑电路的分析
ll.2.2 同步时序逻辑电路的设计
11.3 实验步骤
本章任务
第12章 异步时序逻辑电路分析与设计
12.1 预备知识
12.2 实验内容
12.2.1 异步时序逻辑电路的分析
12.2.2 异步时序逻辑电路的设计
12.3 实验步骤
本章任务
第13章 计数器设计
13.1 预备知识
13.2 实验内容
13.2.1 MS174163四位同步二进制加法计数器设计
13.2.2 MS174160四位同步十进制加法计数器设计
13.3 实验步骤
本章任务
第14章 移位寄存器设计
14.1 预备知识
14.2 实验内容
14.3 实验步骤
本章任务
第15章 数-模转换和模-数转换
15.1 预备知识
15.2 实验内容
15.3 实验步骤
本章任务
附录A 数字电路FPGA设计常用引脚分配
附录B 《VHDL语言程序设计规范（LY-STD009-2019）》简介
B.1 排版
B.2 注释
B.3 命名规范
B.4 编码规范
B.5 VHDL文件模板
B.6 UCF文件模板
参考文献