高能效类脑智能 算法与体系架构

1.本书从脉冲神经元网络的概念和实现方法开始，通过构建能适应神经网络动态编程的高能效加速器，验证脉冲神经网络硬件设计与流行的学习算法有机结合，展示显著提高能效和计算效率的方法和实践；2.本书由美国密西根大学计算机科学系马祖姆德教授团队结合多年类脑智能研究理论和成果撰写而成，由上海交通大学类脑智能研究中心刘佩林教授团队翻译，为类脑智能前沿研究和应用领域提供了详实的学习和研究指南。

本书从对神经网络的概述开始，讨论基于速率的人工神经网络的应用和训练，介绍实现神经网络的多种方法，如从通用处理器到专用硬件。从数字加速器到模拟加速器。接下来展示了一个为神经网络的自适应动态规划而建立的高能效加速器，然后是脉冲神经网络的基础概念和流行的学习算法，以及脉冲神经网络硬件概述。本书还为读者介绍了三个实现书中学习算法的设计案例（两个基于传统CMOS工艺，一个基于新兴的纳米工艺），最后对神经网络硬件进行总结与展望。

刘佩林，1965年9月生人，上海交通大学电子信息与电气工程学院教授，博士生导师。研究领域包括音视频、3D信号处理与智能分析；面向机器人的环境感知，人机交互，定位与导航；边缘计算等。自2017年起，任上海交通大学类脑智能应用技术研究中心主任。

译者序
前言
致谢
第1章 概述
1.1 神经网络的历史
1.2 软件中的神经网络
1.2.1 人工神经网络
1.2.2 脉冲神经网络
1.3 神经形态硬件的需求
1.4 本书的目标和大纲
参考文献
第2章 人工神经网络的基础与学习
2.1 人工神经网络的工作原理
2.1.1 推理
2.1.2 学习
2.2 基于神经网络的机器学习
2.2.1 监督学习
2.2.2 强化学习
2.2.3 无监督学习
2.2.4 案例研究：基于动作的启发式动态规划
2.3 网络拓扑
2.3.1 全连接神经网络
2.3.2 卷积神经网络
2.3.3 循环神经网络
2.4 数据集和基准
2.5 深度学习
2.5.1 前深度学习时代
2.5.2 深度学习的崛起
2.5.3 深度学习技术
2.5.4 深度神经网络示例
参考文献
第3章 硬件中的人工神经网络
3.1 概述
3.2 通用处理器
3.3 数字加速器
3.3.1 数字ASIC实现方法
3.3.2 FPGA加速器
3.4 模拟/混合信号加速器
3.4.1 传统集成技术中的神经网络
3.4.2 基于新兴非易失性存储器的神经网络
3.4.3 光学加速器
3.5 案例研究：一种节能的自适应动态规划加速器的程序设计
3.5.1 硬件架构
3.5.2 设计示例
参考文献
第4章 脉冲神经网络的工作原理与学习
4.1 脉冲神经网络
4.1.1 常见的脉冲神经元模型
4.1.2 信息编码
4.1.3 脉冲神经元与非脉冲神经元的比较
4.2 浅层SNN的学习
4.2.1 ReSuMe
4.2.2 Tempotron
4.2.3 脉冲时间相关可塑性
4.2.4 双层神经网络中通过调制权重依赖的STDP进行学习的方法
4.3 深度SNN学习
4.3.1 SpikeProp
4.3.2 浅层网络栈
4.3.3 ANN的转换
4.3.4 深度SNN反向传播的研究进展
4.3.5 在多层神经网络中通过调制权重依赖的STDP进行学习的方法
参考文献
第5章 脉冲神经网络的硬件实现
5.1 对专用硬件的需求
5.1.1 地址事件表示
5.1.2 事件驱动计算
5.1.3 渐进精度推理
5.1.4 实现权重依赖的STDP学习规则的硬件注意事项
5.2 数字脉冲神经网络
5.2.1 大规模脉冲神经网络专用集成电路
5.2.2 中小型数字脉冲神经网络
5.2.3 脉冲神经网络中的硬件友好型强化学习
5.2.4 多层脉冲神经网络中的硬件友好型监督学习
5.3 模拟/混合信号脉冲神经网络
5.3.1 基本构建块
5.3.2 大规模模拟/混合信号CMOS脉冲神经网络
5.3.3 其他模拟/混合信号CMOS脉冲神经网络专用集成电路
5.3.4 基于新兴纳米技术的脉冲神经网络
5.3.5 案例研究：脉冲神经网络中基于忆阻器交叉开关的学习
参考文献
第6章 总结
6.1 展望
6.1.1 脑启发式计算
6.1.2 新兴的纳米技术
6.1.3 神经形态系统的可靠计算
6.1.4 人工神经网络和脉冲神经网络的融合
6.2 结论
参考文献
附录
术语表