Verilog HDL数字系统设计与验证——以太网交换机案例分析

本书将以太网交换机电路的设计与实现作为完整案例，分别介绍了介质访问控制（MAC）控制器、数据帧合路电路、MAC帧处理电路、基于哈希散列的查表电路、简易队列管理器、基于链表的队列管理器、变长分组的分割与重组电路等通信和网络中常用的电路，并以此为基础，采用循序渐进、由简单到复杂的方式，给出了两个版本的完整以太网交换机电路。

本书将以太网交换机电路的设计与实现作为完整案例，分别介绍了介质访问控制（MAC）控制器、数据帧合路电路、MAC帧处理电路、基于哈希散列的查表电路、简易队列管理器、基于链表的队列管理器、变长分组的分割与重组电路等通信和网络中常用的电路，并以此为基础，采用循序渐进、由简单到复杂的方式，给出了两个版本的完整以太网交换机电路。书中所有电路都给出了必要的功能说明、算法原理和内部结构，以及完整的Verilog硬件描述语言设计代码和仿真测试代码。根据需要，书中穿插补充了基于现场可编程门阵列实现时需要考虑的系统时钟生成、系统设计约束、系统复位设计、环回测试、IP核生成与调用、FPGA在线调试、模块仿真与系统仿真等具体的工程技术问题。本书中的所有代码都在FPGA开发环境上进行了实际验证。读者通过仿真分析可学习复杂数字系统的设计，也可以结合FPGA开发板开展数字系统综合实验，实现简易的以太网交换机。本书面向具有一定Verilog HDL语法基础，着手进行大规模数字系统设计的电子技术、计算机、通信和网络领域的高年级本科生、研究生和已经进入工作岗位的工程技术人员。

第1章复杂数字系统设计概述
1.1Verilog HDL与数字系统设计
1.2设计流程
1.3Top-Down数字系统设计方法简介
1.3.1顶层设计阶段
1.3.2模块级规范编写阶段
1.3.3模块级设计阶段
1.3.4模块级仿真阶段
1.4基于Verilog的电路仿真验证
1.4.1数字系统验证的重要性
1.4.2验证的全面性与代码覆盖率分析
1.4.3自动测试testbench
1.5本书所设计的以太网交换机
1.5.1以太网技术
1.5.2以太网交换机的基本功能
1.5.3本书所设计的以太网交换机
1.6本书在内容组织上的特点
第2章MAC控制器的设计
2.1MAC控制器接收部分的设计
2.1.1MII接口中与数据帧接收相关的信号
2.1.2mac_r与后级电路的接口队列
2.1.3802.3CRC-32校验运算电路
2.1.4mac_r电路设计
2.1.5mac_r电路仿真验证代码设计
2.2MAC控制器发送部分的设计
2.2.1MII接口中与数据帧发送相关的信号
2.2.2mac_t电路设计
2.3MAC控制器联合仿真测试
2.3.1数据帧环回模块
2.3.2环回测试电路的顶层设计文件
第3章以太网查表电路
3.1采用CAM实现的以太网查表电路
3.2利用哈希散列表实现的准确匹配查表电路
3.2.1哈希散列算法简介
3.2.2基于哈希散列的查表电路
第4章数据帧合路和MAC帧处理电路设计
4.1数据帧合路电路
4.2MAC帧处理电路
4.2.1MAC帧处理电路的设计代码
4.2.2数据帧合路电路与MAC帧处理电路联合仿真分析
第5章以太网交换机版本1
5.1简易队列管理器的设计
5.1.1简易队列管理器的Verilog设计代码
5.1.2简易队列管理器的仿真分析
5.2系统时钟与系统复位问题
5.2.1系统时钟生成
5.2.2典型系统复位电路
5.3v1版以太网交换机的设计与实现
5.4v1版以太网交换机的系统级仿真分析
第6章以太网交换机版本1的综合与实现
6.1v1版以太网交换机的引脚约束
6.2时钟约束设置
6.3在线调试工具ChipScope的使用
第7章基于链表的队列管理器电路
7.1switch_pre电路的设计
7.2switch_core电路的设计
7.2.1共享缓存交换单元框图及工作流程
7.2.2switch_core中的自由指针队列电路
7.2.3switch_core中的队列控制器
7.2.4switch_core电路
7.3switch_post电路的设计
7.4switch_top电路的设计
第8章以太网交换机版本2
8.1v2版以太网交换机的顶层设计代码
8.2v2版以太网交换机的系统级仿真分析
附录AXilinx公司的可编程逻辑器件简介
附录BISE14.7使用指南
参考文献