FPGA进阶开发与实践

本书内容共6章，主要介绍FPGA设计与优化方法，以及使用FPGA解决实际问题的具体过程。其中，硬件设计方法包括FPGA高阶设计方法，以及基于FPGA的SOPC和SoC设计方法；软件设计方法包括基于FPGA的HLS、OpenCL、OpenVINO高阶设计方法。 本书可作为相关开发人员进行FPGA设计、应用与优化的参考用书。

本书内容共6章，主要介绍FPGA设计与优化方法，以及使用FPGA解决实际问题的具体过程。其中，硬件设计方法包括FPGA高阶设计方法，以及基于FPGA的SOPC和SoC设计方法；软件设计方法包括基于FPGA的HLS、OpenCL、OpenVINO高阶设计方法。本书可作为相关开发人员进行FPGA设计、应用与优化的参考用书。

田亮，男，武汉科技大学硕士，重庆海云捷讯科技有限公司CTO，英特尔FPGA中国创新中心技术管理主要生态负责人。10年以上的云计算产品开发、设计和架构经验，服务过人民日报、CNTV、国家电网、武汉大学等客户，主导设计了人工智能开放创新平台和FPGA云加速平台，熟悉OpenStack、SDN、分布式存储、Docker、Kubernetes、FPGA、异构计算、人工智能等技术，致力于为客户提供“云+AI”的解决方案。

第1章 FPGA高阶设计方法001
1.1 可编程逻辑设计原则001
1.1.1 面积与速度互换原则001
1.1.2 数字电路硬件原则005
1.1.3 系统设计原则006
1.1.4 同步设计原则008
1.2 可编程逻辑常用设计思想和技巧009
1.2.1 乒乓操作009
1.2.2 串并转换009
1.2.3 流水操作009
1.2.4 异步时钟域的数据同步010
1.2.5 英特尔推荐的Coding Style011
1.3 英特尔FPGA器件的高级特性与应用015
1.3.1 时钟管理015
1.3.2 片内存储器021
1.3.3 数字信号处理024
1.3.4 片外存储器028
1.3.5 高速差分接口031
1.3.6 高速串行收发器031
1.4 时序约束与时序分析032
1.4.1 时序约束和分析基础032
1.4.2 高级时序分析037
1.5 区域约束041
1.5.1 Logic Lock设计方法简介041
1.5.2 Logic Lock区域042
1.6 命令行与Tcl脚本047
1.6.1 命令行047
1.6.2 Tcl基础知识049
1.6.3 创建和执行Tcl脚本052
1.6.4 Tcl脚本实验053
1.7 FPGA系统设计技术059
1.7.1 信号完整性设计059
1.7.2 电源完整性设计066
1.7.3 高速I/O设计068
1.7.4 高速I/O的PCB设计071
第2章 基于FPGA的SOPC设计074
2.1 SOPC开发流程075
2.1.1 硬件开发流程076
2.1.2 软件开发流程076
2.2 系统集成工具Qsys076
2.2.1 Qsys简介076
2.2.2 Qsys系统设计流程079
2.2.3 Qsys用户界面079
2.2.4 用户自定义元件085
2.3 Nios嵌入式处理器087
2.3.1 第一代Nios嵌入式处理器087
2.3.2 第二代Nios嵌入式处理器087
2.3.3 可配置的软核嵌入式处理器的优势088
2.3.4 软件设计实例091
2.3.5 HAL系统库106
2.4 基于FPGA的SOPC设计实验112
2.4.1 实验一：流水灯实验112
2.4.2 实验二：中断控制实验145
2.4.3 实验三：定时器实验149
第3章 基于FPGA的SoC设计154
3.1 SoC FPGA简介154
3.2 英特尔SoC FPGA的特点156
3.3 Cyclone Ⅴ SoC FPGA资源组成161
3.4 开发SoC FPGA所需的工具168
3.4.1 Quartus Prime168
3.4.2 SoC EDS175
3.5 SoC FPGA中HPS与FPGA的接口182
3.5.1 H2F_AXI_Master183
3.5.2 F2H_AXI_Slave183
3.5.3 H2F_LW_AXI_Master183
3.5.4 连接AXI总线与Avalon-MM总线183
3.5.5 MPU外设地址映射184
3.6 SoC FPGA开发185
3.6.1 SoC FPGA开发流程185
3.6.2 SoC FPGA启动过程186
3.6.3 使用GHRD187
3.6.4 生成Preloader Image196
3.6.5 编译生成u-boot文件202
3.6.6 生成Root Filesystem204
3.6.7 配置和编译Linux内核215
3.6.8 系统镜像制作及方法221
3.6 9 DS-5程序的编写、调试及运行230
3.7 Linux相关知识237
3.7.1 安装Ubuntu虚拟机237
3.7.2 下载Linux系统源码242
3.8 常见问题245
3.9 基于FPGA的SoC设计实验246
3.9.1 实验一：生成Preloader源码246
3.9.2 实验二：编译Preloader源码249
3.9.3 实验三：编译生成u-boot文件252
3.9.4 实验四：配置和编译Linux内核255
第4章 基于FPGA的HLS技术与应用260
4.1 HLS简介260
4.2 优化的依据260
4.3 循环优化263
4.3.1 并行与管道263
4.3.2 性能度量265
4.3.3 循环依赖268
4.3.4 明确循环的退出条件272
4.3.5 线性操作272
4.3.6 循环展开273
4.3.7 嵌套循环276
4.4 代码优化277
4.4.1 避免指针别名277
4.4.2 最小化内存依赖277
4.4.3 将嵌套循环改为单层循环278
4.5 指令优化278
4.5.1 ivdep指令279
4.5.2 loop_coalesce指令280
4.5.3 ii和max_concurrency指令281
4.6 内存优化281
4.6.1 本地内存281
4.6.2 内存架构282
4.6.3 本地内存的属性289
4.6.4 静态变量294
4.6.5 寄存器的使用295
4.7 接口优化295
4.7.1 标准接口295
4.7.2 Avalon MM Master接口297
4.7.3 Avalon MM Slave接口298
4.7.4 流式接口300
4.7.5 不使用指针的标准接口302
4.8 数据类型优化303
4.8.1 任意精度的整数304
4.8.2 任意精度的定点数304
4.8.3 特殊数据类型与普通数据类型之间的转换306
4.9 浮点运算优化306
4.10 其他优化建议308
4.11 基于FPGA的HLS实验308
4.11.1 实验一：简单的乘法器309
4.11.2 实验二：接口318
4.11.3 实验三：循环优化330
第5章 基于FPGA的OpenCL技术与应用336
5.1 OpenCL简介336
5.2 OpenCL环境搭建337
5.3 OpenCL基本架构339
5.3.1 平台模型340
5.3.2 执行模型340
5.3.3 存储模型342
5.3.4 执行流程342
5.4 OpenCL主机端程序设计343
5.4.1 OpenCL平台343
5.4.2 OpenCL设备344
5.4.3 OpenCL上下文347
5.4.4 OpenCL命令队列349
5.4.5 OpenCL程序对象351
5.4.6 OpenCL内核对象355
5.4.7 OpenCL对象回收与错误处理359
5.5 OpenCL设备端程序设计362
5.5.1 基本语法和关键字362
5.5.2 数据类型364
5.5.3 维度和工作项367
5.5.4 其他注意事项369
5.6 OpenCL常用优化方法369
5.6.1 单工作项优化369
5.6.2 循环优化374
5.6.3 任务并行优化380
5.6.4 NDRange类型内核的优化391
5.6.5 内存访问优化398
5.7 OpenCL编程原则414
5.7.1 避免“昂贵”的函数和方法414
5.7.2 使用“廉价”的数据类型415
5.8 基于FPGA的OpenCL实验415
5.8.1 准备工作415
5.8.2 实验一：hello417
5.8.3 实验二：platform420
5.8.4 实验三：device424
5.8.5 实验四：ctxt_and_queue437
5.8.6 实验五：program_and_kernel442
5.8.7 实验六：sample450
5.8.8 实验七：first453
第6章 基于FPGA的OpenVINO人工智能应用456
6.1 OpenVINO简介456
6.1.1 OpenVINO工具套件堆栈457
6.1.2 OpenVINO的优势458
6.1.3 应用前景458
6.2 OpenVINO的安装与验证458
6.2.1 安装步骤459
6.2.2 验证安装结果461
6.3 OpenVINO中的模型优化器463
6.3.1 模型优化器的作用464
6.3.2 优化模型464
6.3.3 模型优化器高级应用473
6.3.4 模型优化器定制层486
6.4 OpenVINO深度学习推理引擎487
6.4.1 推理引擎简介487
6.4.2 推理引擎的组成488
6.4.3 推理引擎的使用方法489
6.4.4 扩展推理引擎内核489
6.4.5 集成推理引擎498
6.4.6 神经网络构建器502
6.4.7 动态批处理505
6.4.8 形状推理507
6.4.9 低精度8位整数推理509
6.4.10 模型转换验证511