EDA技术与SoC设计应用

为了提高电子系统设计的可靠性与通用性，可编程逻辑元件特别是现场可编辑逻辑元件被广泛应用。基于此，EDA技术已成为电子设计工程师的推荐知识。EDA技术与SoC技术的有机融合，有效地增强了电子系统设计的灵活性，极大地提高了工作效率。全书共11章，由浅入深地介绍了CPLD／FPGA的元件分类、MAX+plusⅡ和QuartusⅡ等软件的使用方法、VHDL和VerilogHDL硬件描述语言的设计基础、FPGA开发的高阶设计、可编程片上系统SOPC的应用开发等。本书既可作为高等院校电子通信类、电气自动化类等专业的研究生、本科生的教材或参考书，也可供广大集成电路设计人员和电子电路设计人员阅读参考。

第1章EDA技术概述
1.1引言
1.2EDA技术及其发展现状
1.3EDA设计方法
1.4CPLD/FPGA的EDA开发流程
1.5EDA设计工具
第2章CPLD/FPGA元件
2.1PLD的结构与配置
2.1.1PLD发展历程
2.1.2PLD分类
2.1.3PLD原理与基本结构
2.2CPLD与FPGA简介
2.2.1CPLD与FPGA的区别
2.2.2Altera产品介绍
2.2.3Altera的CPLD的结构与特点
2.2.4Altera的FPGA的结构与特点
2.3MAX系列元件
2.3.1MAX3000A
2.3.2MAX7000
2.3.3MAXⅡ
2.3.4MAXⅤ
2.4Cyclone系列元件
2.4.1Cyclone
2.4.2CycloneⅡ
2.4.3CycloneⅢ
2.4.4CycloneⅣ
2.4.5CycloneⅤ
2.5Stratix系列元件
2.5.1Stratix
2.5.2StratixⅡ
2.5.3StratixⅢ
2.5.4StratixⅣ
2.5.5StratixⅤ
第3章MAX+plusⅡ软件概述
3.1MAX+plusⅡ软件简介
3.1.1MAX+plusⅡ开发软件特点
3.1.2MAX+plusⅡ开发软件的主要功能
3.1.3MAX+plusⅡ运行环境需求
3.2MAX+plusⅡ的安装
3.2.1MAX+plusⅡ软件安装
3.2.2MAX+plusⅡ软件授权
3.3MAX+plusⅡ设计流程
3.3.1设计流程
3.3.2设计编译
第4章QuartusⅡ软件概述
4.1QuartusⅡ软件简介
4.1.1图形用户界面设计流程
4.1.2EDA工具设计流程
4.1.3命令行设计流程
4.1.4QuartusⅡ软件的主要设计特性
4.2QuartusⅡ软件安装
4.2.1PC系统配置
4.2.2QuartusⅡ软件安装过程
4.2.3QuartusⅡ软件授权
4.3QuartusⅡ基本设计流程
4.3.1创建工程
4.3.2建立图形设计文件
4.3.3建立文本编辑文件
4.3.4建立存储器编辑文件
4.4设计项目的编译
4.4.1设计综合
4.4.2QuartusⅡ编译器窗口
4.4.3编译器选项设置
4.4.4引脚分配
4.4.5启动编译器
4.5设计项目的仿真
4.5.1仿真波形文件创建
4.5.2设计仿真
4.5.3仿真结果分析
4.6元件编程
第5章QuartusⅡ软件第三方工具
5.1ModelSim软件的主要结构
5.2ModelSim的简要使用方法
5.3在ModelSimSE中指定Altera的仿真库
第6章VHDL硬件描述语言
6.1概述
6.2VHDL语言的基本结构
6.2.1VHDL语言基本单元及其结构
6.2.2VHDL语言结构体的子结构描述
6.2.3程序包、库及配置
6.2.4VHDL的常用语句
6.3VHDL语言的数据类型及运算符
6.3.1VHDL语言的客体及其分类
6.3.2数据类型的种类
6.3.3数据类型的转换
6.3.4VHDL语言的运算符
6.4VHDL数字电路设计实例
6.4.1VHDL语言组合逻辑电路设计
6.4.2VHDL语言时序逻辑电路设计
第7章VerilogHDL硬件描述语言
7.1概述
7.1.1VerilogHDL的历史
7.1.2VerilogHDL与VHDL的比较
7.1.3VerilogHDL的功能
7.1.4VerilogHDL的设计方法
7.1.5语言描述与电路实现的关系
7.2VerilogHDL的基本结构
7.2.1VerilogHDL模块的结构
7.2.2端口类型声明
7.2.3逻辑功能描述
7.3标识符、常量和变量
7.3.1标识符
7.3.2值集合
7.3.3常量
7.3.4变量
7.3.5对被赋值变量的类型要求
7.4运算符及表达式
7.4.1算术运算符
7.4.2关系运算符
7.4.3相等关系运算符
7.4.4逻辑运算符
7.4.5按位运算符
7.4.6归约运算符
7.4.7移位运算符
7.4.8条件运算符
7.4.9位拼接
7.4.10赋值运算符
7.4.11运算符的优先级
7.5编译预处理指令
7.5.1宏定义指令`define
7.5.2文件包含指令`include
7.5.3条件编译命令`ifdef，`else，`endif
7.5.4时间尺度`timescale
7.6门级建模
7.6.1实例化
7.6.2内置基本门类型
7.6.3门延时
7.6.4实例数组
7.6.5门级建模示例
7.7寄存器传输级建模
7.7.1连续赋值语句
7.7.2线网声明赋值
7.7.3连续赋值语句的应用场合
7.7.4寄存器传输级建模举例
7.8算法级建模
7.8.1块语句
7.8.2过程赋值语句
7.8.3时序控制
7.8.4程序控制语句
7.8.5过程结构
7.8.6作用域规则
7.8.7算法级建模举例
第8章EDA设计优化
8.1建立和保持时间
8.2冒险现象
8.2.1竞争冒险现象
8.2.2冒险现象产生的原因
8.2.3竞争冒险的判断
8.2.4如何消除冒险现象
8.3时钟问题
8.3.1全局时钟
8.3.2门控时钟
……