大规模MIMO检测算法VLSI架构:专用电路及动态重构实现

本书针对大规模MIMO检测算法VLSI架构设计进行讨论 (包括专用集成电路设计和动态可重构设计)。本书主要分析了典型大规模MIMO检测线性算法设计及专用集成电路设计; 典型大规模MIMO检测非线性算法设计及专用集成电路设计; 多类型大规模MIMO检测算法分析及共性提取; 动态重构处理器硬件架构设计; 动态重构编译方法设计。

序
前言
第1章 绪论
1.1 应用需求
1.1.1 未来典型应用
1.1.2 通信系统需求
1.2 移动通信与MIMO检测
1.2.1 通信技术发展
1.2.2 5G关键技术
1.2.3 MIMO基带处理
1.2.4 大规模MIMO检测难点
1.3 MIMO检测芯片研究现状
1.3.1 基于ISAP的MIMO检测芯片
1.3.2 基于ASIC的MIMO检测芯片
1.3.3 传统MIMO检测芯片的局限性
1.4 MIMO检测动态重构芯片技术
1.4.1 可重构计算概述
1.4.2 MIMO检测动态重构芯片研究现状
参考文献
第2章 线性大规模MIMO检测算法
2.1 线性算法概述
2.2 纽曼级数近似算法
2.2.1 算法设计
2.2.2 误差分析
2.2.3 复杂度与误块率
2.3 切比雪夫迭代算法
2.3.1 算法设计
2.3.2 收敛性
2.3.3 复杂度与并行性
2.3.4 误比特率
2.3.5 信道模型影响分析
2.4 雅可比迭代算法
2.4.1 加权雅可比迭代及收敛性
2.4.2 复杂度及误帧率
2.4.3 信道模型影响分析
2.5 共轭梯度算法
2.5.1 算法设计
2.5.2 收敛性
2.5.3 迭代初值及搜索
2.5.4 复杂度与并行性
2.5.5 误符号率
参考文献
第3章 线性大规模MIMO检测架构
3.1 纽曼级数近似硬件架构
3.1.1 VLSI顶层结构
3.1.2 近似求逆及匹配滤波模块
3.1.3 均衡和SINR模块
3.1.4 IFFT及LLR模块
3.1.5 基于Cholesky分解求逆模块
3.2 切比雪夫迭代硬件架构
3.2.1 VLSI顶层结构
3.2.2 初始模块
3.2.3 迭代模块
3.2.4 LLR模块
3.2.5 实验结果与比较
3.3 加权雅可比迭代硬件架构
3.3.1 VLSI顶层架构
3.3.2 对角脉动阵列
3.3.3 WeJi模块
3.3.4 LLR模块
3.3.5 实验结果与比较
3.4 共轭梯度法硬件架构
3.4.1 VLSI顶层结构
3.4.2 输入输出模块
3.4.3 乘法模块
3.4.4 迭代模块
3.4.5 实验结果及比较
参考文献
第4章 非线性大规模MIMO信号检测算法
4.1 传统非线性MIMO信号检测算法
4.1.1 ML信号检测算法
4.1.2 SD信号检测算法和K-best信号检测算法
4.2 CHOSLAR算法
4.2.1 系统模型
4.2.2 QR分解
4.2.3 格基规约
4.2.4 Cholesky预处理
4.2.5 改进K-best检测器及其性能仿真
4.2.6 总结和分析
4.3 TASER算法
4.3.1 系统模型
4.3.2 半定松弛
4.3.3 算法分析
4.3.4 性能分析
4.3.5 计算复杂度
参考文献
第5章 非线性大规模MIMO检测硬件架构
5.1 CHOSLAR硬件架构
5.1.1 VLSI结构
5.1.2 实现结果和比较
5.2 TASER硬件架构
5.2.1 架构综述
5.2.2 基本处理单元
5.2.3 实现细节
5.2.4 FPGA实现结果
5.2.5 ASIC实现结果
参考文献
第6章 大规模MIMO检测动态重构芯片
6.1 算法分析
6.1.1 算法分析方法
6.1.2 算法共性
6.1.3 计算模型
6.2 数据通路
6.2.1 可重构运算单元阵列结构
6.2.2 运算单元结构
6.2.3 共享存储器
6.2.4 互连
6.3 配置通路
6.3.1 控制设计
6.3.2 主控接口
6.3.3 配置控制器
6.3.4 配置包设计
6.3.5 映射方法
参考文献
第7章 大规模MIMO检测VLSI架构展望
7.1 服务器端应用展望
7.1.1 5G通信特点概要
7.1.2 服务器端特点概要
7.1.3 服务器端应用
7.2 移动终端应用展望
7.2.1 基于ASIC的检测芯片应用
7.2.2 基于可重构的检测芯片应用
7.3 边缘计算应用展望
7.3.1 边缘计算的概念
7.3.2 检测芯片在边缘计算应用
参考文献
彩图