并行多核体系结构基础

虽然多核现在是主流架构，但很少有教科书涵盖并行多核体系结构。本书填补了这一空白，为研究生或不错本科体系结构课程提供了所有材料，重点是多核处理器的体系结构。这本书也适合作为从事多核编程或多核芯片设计的专业人员的参考书。

汤孟岩（Yan Solihin） 北卡罗来纳州立大学电子与计算机工程系教授，长期从事计算机体系结构方向的研究工作。研究兴趣包括计算机体系结构、计算机系统建模方法和图像处理，在计算机体系结构和性能建模领域发表过大量高水平论文，相关研究受到美国国家自然科学基金、Intel、IBM、Samsung、Tekelec、SunMicrosystems和HP的资助。他于2017年被选为IEEE会士，并入选了高性能计算机体系结构靠前会议（HPCA）名人堂（2015年）。此外，他还长期从事计算机体系结构的教学工作，具有丰富的教学经验。创立和领导了针对性能、可靠性和安全的体系结构研究小组，并且开源了大量针对多核体系结构性能建模和性能优化的软件工具。

译者序
前言
缩写词表
章多核体系结构概述1
1.1多核体系结构的由来2
1.2并行计算机概述9
1.2.1并行计算机的Flynn分类法12
1.2.2MIMD并行计算机分类13
1.3未来的多核体系结构14
1.4习题18
课堂习题18
课后习题18
第2章并行编程概述20
2.1并行程序性能的因素20
2.2并行编程模型23
2.2.1共享存储与消息传递模型的对比25
2.2.2一个简单的例子26
2.2.3其他编程模型29
2.3习题37
课后习题37
第3章共享存储并行编程39
3.1并行编程的步骤39
3.2依赖分析40
3.2.1循环级依赖分析42
3.2.2迭代空间遍历图和循环传递依赖图42
3.3识别循环结构中的并行任务45
3.3.1循环迭代间的并行和DOALL并行45
3.3.2DOACROSS：循环迭代间的同步并行46
3.3.3循环中语句间的并行48
3.3.4DOPIPE：循环中语句间的流水线并行50
3.4识别其他层面的并行51
3.5通过算法知识识别并行53
3.6确定变量的范围55
3.6.1私有化56
3.6.2归约变量和操作57
3.6.3准则58
3.7同步59
3.8任务到线程的映射60
3.9线程到处理器的映射64
3.10OpenMP概述67
3.11习题72
课堂习题72
课后习题77
第4章针对链式数据结构的并行编程79
4.1LDS并行化所面临的挑战79
4.2LDS并行化技术80
4.2.1计算并行化与遍历80
4.2.2针对数据结构的操作并行化82
4.3针对链表的并行化技术89
4.3.1读操作之间的并行89
4.3.2LDS遍历中的并行91
4.3.3细粒度锁方法94
4.4事务内存98
4.5习题99
课堂习题99
课后习题101
第5章存储层次结构概述103
5.1存储层次的意义103
5.2高速缓存体系结构基础104
5.2.1数据放置策略105
5.2.2数据替换策略109
5.2.3数据写策略111
5.2.4多级高速缓存中的包含策略113
5.2.5统一/分立/Banked高速缓存和高速缓存流水线117
5.2.6高速缓存寻址和旁路转换缓冲119
5.2.7非阻塞式高速缓存121
5.3高速缓存性能122
5.3.1高速缓存缺失的幂次定律124
5.3.2栈距离特性125
5.3.3高速缓存性能指标126
5.4预取127
5.4.1步长预取和顺序预取128
5.4.2多处理器系统中的预取130
5.5多核体系结构中的高速缓存设计130
5.6高速缓存的物理组成131
5.6.1集中式高速缓存131
5.6.2分布式高速缓存133
5.6.3混合式高速缓存133
5.7高速缓存的逻辑组成135
5.7.1散列函数139
5.7.2改善共享高速缓存的距离局部性140
5.7.3私有高速缓存结构中的容量共享141
5.8案例分析143
5.8.1IBM Power7的存储层次143
5.8.2AMD Shanghai和Intel Barcelona处理器存储层次的比较146
5.9习题148
课堂习题148
课后习题150
第6章共享存储多处理器简介152
6.1缓存一致性问题153
6.2存储一致性问题155
6.3同步问题156
6.4习题160
课堂习题160
课后习题161
第7章缓存一致性基础163
7.1概述164
7.2基于总线的多处理器缓存一致性问题168
7.2.1“写直达”缓存的一致性协议168
7.2.2“写回”缓存的MSI协议170
7.2.3“写回”缓存的MESI协议175
7.2.4“写回”缓存的MOESI协议178
7.2.5“写回”缓存基于更新的协议183
7.3缓存设计对缓存一致性性能的影响186
7.4性能及其他实际问题187
7.4.1预取和一致性缺失187
7.4.2多级缓存187
7.4.3侦听过滤189
7.5点对点互连网络上的广播式协议189
7.6习题203
课堂习题203
课后习题207
第8章对同步的硬件支持209
8.1锁的实现209
8.1.1对锁实现性能的评估209
8.1.2对原子指令的需求210
8.1.3TS锁212
8.1.4TTSL214
8.1.5LL/SC锁215
8.1.6Ticket锁218
8.1.7ABQL219
8.1.8各种锁实现的量化比较221
8.2栅障的实现222
8.2.1翻转感应集中式栅障223
8.2.2组合树栅障225
8.2.3硬件栅障实现225
8.3事务内存227
8.4练习232
课堂习题232
课后习题236
第9章存储一致性模型238
9.1程序员的直觉238
9.2保证顺序一致性的体系结构机制242
9.2.1在基于总线的多处理器中基本的SC实现242
9.2.2改善SC性能的技术244
9.3松弛的一致性模型246
9.3.1安所有渠道246
9.3.2处理器一致性246
9.3.3弱序248
9.3.4释放一致性250
9.3.5惰性释放一致性253
9.4不同存储一致性模型中的同步254
9.5习题256
课堂习题256
课后习题260
0章高级缓存一致性设计262
10.1目录式一致性协议262
10.2目录式一致性协议概览262
10.3目录式缓存一致性协议基础268
10.4实现正确性和性能272
10.4.1由目录状态不同步引起的竞争处理272
10.4.2由对请求非实时处理引起的竞争处理274
……