微处理器体系结构专利技术研究方法 第3辑 X86指令实现专利技术

本书是《微处理器体系结构专利技术研究方法》系列的第三辑，它通过挖掘在专利记载的相关技术方法，呈现x86处理器微架构的逻辑实现技术。第1章主要探讨算术、浮点和向量类指令实现。第2章和第3章主要探讨加载和存储访存指令、跳转和分支指令的技术实现。第4章和第5章主要探讨流水线、低功耗等关键技术实现。第6章探讨编译优化技术。微处理器是集成电路拥有代表性的产品。因此，一个集成电路强国，一定在微处理器领域有自己的创新与创造。人工智能领域相关的GPU、DPU等新兴处理器架构，本质上都是CPU的协处理器或加速扩展单元。

前言
第1章算术、浮点和向量类指令实现1
1.1算术运算1
1.1.1多路运算1
1.1.2乘除法运算5
1.1.3复杂运算9
1.2浮点类指令执行13
1.2.1浮点指令的安全执行13
1.2.2四倍精度浮点加载与存储15
1.2.3避免浮点控制指令或设置的方法执行浮点指令18
1.2.4并行流水线浮点单元执行浮点向量处理24
1.3向量操作实现和优化25
1.3.1利用主从数据通路交错执行向量指令25
1.3.2聚集/分散27
第2章访存相关30
2.1加载和存储指令的实现30
2.1.1高级加载30
2.1.2屏障指令32
2.1.3优选加载36
2.1.4满足加载操作43
2.1.5监听存储指令地址45
2.1.6安静存储指令46
2.1.7存储指令转发47
2.1.8重命名技术49
2.1.9存储器消歧51
2.1.10乱序处理器中加载/存储指令的处理52
2.1.11全局可见存储缓冲器56
2.1.12加载/存储数据的预取技术57
2.1.13加载/存储指令的并行化59
2.1.14大端小端与地址对齐的处理60
2.1.15二阶段提交63
2.2访存性能优化及其他65
2.2.1存储地址扩展65
2.2.2加载指令地址生成优化硬件逻辑67
2.2.3基于寄存器别名表和内容可寻址存储器的XCHG指令优化68
2.2.4浮点线性地址更新优化69
2.2.5读写操作与奇偶存储体优化调度70
2.2.6内存重配置70
2.2.7基于序列检测或与指令相关信息的优化访存性能71
2.2.8栈操作指令执行73
2.3高速缓存74
2.3.1高速缓存预取技术74
2.3.2高速缓存污染解决技术77
2.3.3基于LRU算法的替换策略77
2.3.4高速缓存行读写性能优化79
第3章跳转和分支81
3.1条件跳转指令译码81
3.2子程序返回82
3.3动态分支预测87
3.3.1面向流水线系统的预测88
3.3.2多指令流的推测执行90
3.3.3面向多指令集的预测91
3.3.4多线程推测分支指令92
3.3.5循环预测器93
3.3.6重放指令转化94
3.3.7预测信息的存储95
3.3.8启用多个跳转执行单元96
第4章流水线98
4.1多周期指令的流水线实现98
4.2超标量流水线99
4.3流水线转发技术101
4.4多线程102
4.4.1流水线暂停102
4.4.2共享存储103
4.4.3活锁104
第5章低功耗106
5.1时钟门控106
5.2基于温度调整频率和电压107
5.3功耗模式切换107
5.3.1通过暂停指令进入休眠107
5.3.2长延迟指令降低瞬时启动电流108
5.3.3基于存储器地址操作的唤醒109
第6章编译优化111
6.1分支和循环优化111
6.2融合乘加操作115
6.3多核优化116
6.3.1代码重排116
6.3.2循环展开116
6.3.3动态部分二进制翻译的指令集虚拟化118
参考文献120