数字逻辑与Verilog HDL设计

本书从理论教学和实际应用出发，结合现代数字系统设计技术的发展现状，在系统介绍数字逻辑电路的分析设计的基本理论、基本方法的基础上，重点介绍了采用Verilog HDL进行数字系统设计和实现的方法。本书的主要内容包括数字系统设计概述、数字逻辑基础、逻辑代数基础、逻辑门电路、Verilog HDL语法基础、组合逻辑电路、触发器、时序逻辑电路、半导体存储器与可编程逻辑器件、数/模及模/数转换器、Vivado集成开发环境介绍、Verilog HDL设计实例等，并将Verilog HDL的介绍渗透于数字逻辑电路的设计的各章节。本书既有数字逻辑的系统理论，又有Verilog HDL设计实现，在内容上由浅入深，实用性强，既可以作为高等院校通信与电子类、计算机类专业本科生的教材或参考书，也可以作为各类电子系统设计科研人员和硬件工程师的参考书。

游龙，第十二批国家青年计划专家、华中科技大学集成电路学院、量子科学与工程研究院教授。二十年来一直从事与自旋电子学以及低功耗电子器件相关的国际技术前沿课题研究。其中十多年在海外一流自旋电子研究机构学习和工作如：美国加州大学伯克利分校、日本理化学研究所、法国国家科学研究院和日本名古屋大学等。在自旋随机存储器、自旋传感器、自旋神经形态器件、自旋逻辑计算电路和信息安全器件等领域开创性地提出了多项重要的新技术概念和设计方案，并在实验中得到验证。近五年来，以通讯作者在Nature Electronics，IEEE IEDM和IEEE Electron Device Letters等期刊发表多篇论文，并被Science、MRAM-Info、News & Views of Nat. Nanotechnol、Phy.Org、科技日报、央视新闻等媒体作为高新技术报道。实验室毕业生多在高科技公司如：华为、长江存储等和高校工作。

第1章数字系统设计概述/1 1.1数字系统的基本概念/1 1.1.1模拟量与数字量/1 1.1.2数字信号/1 1.1.3数字逻辑电路/2 1.1.4数字系统及层次结构/3 1.2数字系统的设计方法/5 1.2.1常用芯片/5 1.2.2数字系统的设计过程/6 1.3EDA技术/9 1.3.1硬件描述语言/9 1.3.2EDA软件开发工具/12 1.3.3设计开发流程/13 本章思维导图/15 习题/16 第2章数字逻辑基础/17 2.1数制及数制间的转换/17 2.1.1进位计数制/17 2.1.2常用数制/18 2.1.3常用数制间的转换/19 2.2二进制数的运算/21 2.2.1算术运算/21 2.2.2关系运算/23 2.2.3逻辑运算/23 2.3数值型数据在计算机中的表示方式/23 2.3.1无符号数/23 2.3.2有符号数/24 2.3.3原码、反码和补码/24 2.4常用的几种编码/26 2.4.1BCD码/26 2.4.2可靠性编码/27 2.4.3字符编码/30 本章思维导图/31 习题/32 第3章逻辑代数基础/34 3.1逻辑代数的基本概念/34 3.1.1基本逻辑运算/34 3.1.2复合逻辑运算/38 3.1.3逻辑函数/40 3.1.4逻辑函数的表示方法/43 3.2逻辑代数的基本公理、定理和规则/46 3.2.1逻辑代数的基本公理/46 3.2.2逻辑代数的基本定理/47 3.2.3三个重要规则/48 3.2.4逻辑函数的基本形式/49 3.2.5逻辑函数的表达式的标准形式/49 3.3逻辑函数的化简/54 3.3.1代数化简法/55 3.3.2卡诺图化简法/56 本章思维导图/63 习题/64 第4章逻辑门电路/66 4.1概述/66 4.1.1数字集成电路的分类/66 4.1.2逻辑电平/67 4.1.3正逻辑与负逻辑/67 4.2半导体二极管和三极管的开关特性/67 4.2.1半导体二极管的开关特性/68 4.2.2双极型三极管的开关特性/70 4.3逻辑门电路/73 4.3.1基本逻辑门电路/74 4.3.2TTL集成逻辑门电路/76 4.3.3CMOS门电路/86 本章思维导图/93 习题/94 第5章Verilog HDL语法基础/96 5.1Verilog的基本概念/96 5.1.1硬件描述语言HDL/96 5.1.2Verilog HDL简介/96 5.1.3数字电路的设计方法/97 5.1.4设计方法学/98 5.1.5Verilog HDL模块的基本概念/98 5.1.6Verilog HDL模块的测试/101 5.2模块的结构/103 5.2.1模块的端口定义/103 5.2.2模块内容/104 5.2.3理解要点/108 5.3Verilog HDL基本语法/109 5.3.1标识符/109 5.3.2注释/110 5.3.3格式/110 5.3.4常量/111 5.3.5变量/115 5.3.6运算符、表达式和语句/117 5.4结构建模/125 5.4.1模块定义结构/125 5.4.2模块端口/125 5.4.3实例化语句/126 5.5数据流建模/129 5.5.1连续赋值语句/129 5.5.2阻塞赋值语句/129 5.5.3数据流建模具体实例/130 5.6行为建模/130 5.6.1简介/130 5.6.2顺序语句块/130 5.6.3过程赋值语句/131 5.6.4行为建模具体实例/133 5.7其他方面/134 5.7.1任务和函数的使用/134 5.7.2编译预处理命令/136 本章思维导图/139 习题/140 第6章组合逻辑电路/142 6.1概述/142 6.2组合逻辑电路的分析/143 6.2.1组合逻辑电路的分析方法/143 6.2.2组合逻辑电路的分析举例/144 6.3组合逻辑电路的手工设计/146 6.3.1手工设计方法步骤/147 6.3.2设计举例/147 6.4组合逻辑电路的自动设计方法/150 6.4.1概述/150 6.4.2设计举例/150 6.5常用组合逻辑电路及其设计方法/153 6.5.1算术运算电路/153 6.5.2编码器/158 6.5.3译码器/167 6.5.4数据选择器/179 6.5.5数值比较器/187 6.5.6奇偶校验器/191 6.6组合逻辑电路的竞争与险象/195 6.6.1竞争与险象的概念和分类/196 6.6.2电路中的险象判别/197 6.6.3险象的消除和减弱/198 本章思维导图/200 习题/200 第7章触发器/203 7.1触发器的特点与分类/203 7.2基本RS触发器/203 7.2.1由与非门构成的基本RS触发器/204 7.2.2由或非门构成的基本RS触发器/206 7.2.3基本RS触发器的HDL设计/207 7.2.4基本RS触发器的特点小结/209 7.3钟控触发器/209 7.3.1钟控RS触发器/209 7.3.2钟控D触发器/212 7.3.3钟控JK触发器/213 7.3.4钟控T触发器/216 7.3.5钟控T′触发器/218 7.4集成触发器/219 7.4.1主从JK触发器/219 7.4.2边沿JK触发器/222 7.4.3维持阻塞D触发器/225 7.5触发器之间的转换/230 7.5.1JK触发器转换为其他类型的触发器/230 7.5.2D触发器转换为其他类型的触发器/232 本章思维导图/234 习题/234 第8章时序逻辑电路/237 8.1概述/237 8.1.1时序逻辑电路的描述方法/237 8.1.2时序逻辑电路的分类/238 8.2时序逻辑电路的分析方法/239 8.2.1具体分析方法/239 8.2.2分析举例/239 8.3时序逻辑电路设计方法/243 8.3.1同步时序逻辑电路的传统设计方法/243 8.3.2异步时序逻辑电路的传统设计方法/254 8.3.3基于有限状态机的Verilog HDL时序电路设计/257 8.4常用的时序逻辑电路寄存器及其应用/270 8.4.1寄存器/270 8.4.2数据锁存器/272 8.4.3移位寄存器(移存器)/273 8.5常用的时序电路计数器及其应用/279 8.5.1同步计数器/280 8.5.2异步计数器/284 8.5.3集成计数器/291 8.5.4反馈复位法与预置法/297 8.6基于Verilog HDL的常用时序逻辑电路设计/300 8.6.1数码寄存器的设计/300 8.6.2移位寄存器的设计/302 8.6.3计数器的设计/303 8.6.4顺序脉冲发生器的设计/310 8.6.5序列信号发生器的设计/311 8.6.6序列信号检测器的设计/313 8.6.7综合举例/313 本章思维导图/316 习题/317 第9章半导体存储器与可编程逻辑器件/319 9.1概述/319 9.1.1程序逻辑电路的结构及特点/319 9.1.2半导体存储器的结构/320 9.1.3半导体存储器的分类/323 9.2随机存储器/325 9.2.1静态随机存储器SRAM/325 9.2.2动态随机存储器DRAM/326 9.2.3RAM典型芯片/328 9.2.4RAM芯片扩展/331 9.3只读存储器ROM/334 9.3.1ROM的结构/334 9.3.2ROM的应用/337 9.4基于Verilog HDL的存储器设计/341 9.4.1RAM的HDL设计/341 9.4.2ROM的HDL设计/342 9.5基于PLD的数字系统设计/344 9.5.1PLD概述/344 9.5.2四类低密度PLD器件/346 9.5.3复杂可编程逻辑器件/352 9.5.4现场可编程门阵列/356 9.5.5基于PLD的设计方法/364 9.5.6基于PLD的设计流程/365 本章思维导图/366 习题/367 第10章D/A、A/D转换器/368 10.1概述/368 10.2D/A转换器/369 10.2.1权电阻网络D/A转换器/369 10.2.2倒T形电阻网络D/A转换器/371 10.2.3权电流型D/A转换器/372 10.2.4D/A转换器的转换精度与转换速度/374 10.3A/D转换器/375 10.3.1A/D转换的基本原理/375 10.3.2取样保持电路/377 10.3.3直接A/D转换器/377 10.3.4间接A/D转换器/381 10.3.5A/D转换器的转换精度与转换速度/384 本章思维导图/385 习题/386 第11章Vivado集成开发环境介绍/388 11.1Vivado安装流程/388 11.2Vivado工程设计基本流程/392 11.2.1创建新工程/392 11.2.2Vivado设计主界面及功能/397 11.2.3创建并添加新的设计文件/400 11.2.4RTL描述和分析/402 11.2.5设计综合与分析/403 11.2.6设计行为级仿真/405 11.2.7添加约束条件/407 11.2.8生成bit文件并下载到FPGA上/411 本章思维导图/413 习题/413 第12章Verilog HDL设计实例/414 12.1分频器/414 12.1.1偶数分频器/414 12.1.2奇数分频器/416 12.1.3小数分频器/419 12.2按键消抖电路/421 12.3串行乘法器/424 12.4串口通信/428 12.4.1UART协议原理/429 12.4.2接收电路设计/429 12.4.3发送电路设计/433 12.4.4数据收发测试/435 12.5安全散列算法/439 12.5.1SHA256算法原理/439 12.5.2基础逻辑运算电路/441 12.5.3单层循环电路/443 12.5.4算法顶层电路设计/445 12.5.5算法功能测试验证/448 本章思维导图/449 习题/450 参考文献/451