FPGA设计与Verilog HDL实现(普通高等教育十三五规划教材)/英特尔FPGA中国创新中心系列

本书根据EDA课程教学要求，以提高数字系统 设计能力为目标，系统阐述FPGA数字开发的相关知 识，主要内容包括EDA技术概述、FPGA/CPLD器件结 构、Quartus Prime使用指南、Verilog设计初步、 Verilog语言要素、Verilog语句语法、Verilog设 计的层次与风格、Verilog有限状态机设计、 Verilog驱动常用I/O外设、Verilog设计进阶、 Verilog Test Bench仿真、Verilog设计实例等。 全书以Quartus Prime、ModelSim软件为工具，以 Verilog-1995和Verilog-2001语言标准为依据，以 可综合的设计为重点，通过诸多精选设计案例，系 统阐述数字系统设计方法与设计思想，由浅入深地 介绍Verilog工程开发的手段与技能。本书着眼于 实用，紧密联系教学科研实际，实例丰富，配套电 子课件、程序代码等。

第1章 EDA技术概述 1.1 EDA技术及其发展 1.2 Top-down设计与IP核复用 1.2.1 Top-down设计 1.2.2 Bottom-up设计 1.2.3 IP复用技术与SoC 1.3 数字设计的流程 1.3.1 设计输入 1.3.2 综合 1.3.3 布局布线 1.3.4 仿真 1.3.5 编程配置 1.4 常用的EDA工具软件 1.5 EDA技术的发展趋势 习题1 第2章 FPGA/CPLD器件 2.1 PLD器件概述 2.1.1 PLD器件的发展历程 2.1.2 PLD器件的分类 2.2 PLD的基本原理与结构 2.2.1 PLD器件的基本结构 2.2.2 PLD电路的表示方法 2.3 低密度PLD的原理与结构 2.4 CPLD的原理与结构 2.4.1 宏单元结构 2.4.2 典型CPLD的结构 2.5 FPGA的原理与结构 2.5.1 查找表结构 2.5.2 Cyclone IV器件结构 2.6 FPGA/CPLD的编程元件 2.7 边界扫描测试技术 2.8 FPGA/CPLD的编程与配置 2.8.1 在系统可编程 2.8.2 FPGA器件的配置 2.8.3 Cyclone IV器件的编程 2.9 Intel的FPGA/CPLD器件 2.10 FPGA/CPLD的发展趋势 习题2 第3章 Quartus Prime使用指南 3.1 Quartus Prime原理图设计 3.1.1 半加器原理图设计输入 3.1.2 1位全加器设计输入 3.1.3 1位全加器的编译 3.1.4 1位全加器的仿真 3.1.5 1位全加器的下载 3.1.6 配置数据固化与脱机运行 3.2 基于IP核的设计 3.2.1 模24方向可控计数器 3.2.2 4×4无符号数乘法器 3.3 SignalTap II的使用方法