您好,欢迎来到聚文网。
登录
免费注册
网站首页
|
搜索
热搜:
磁力片
|
购物车
0
我的订单
商品分类
首页
幼儿
文学
社科
教辅
生活
销量榜
Verilog HDL数字系统设计--原理实例及仿真(高等学校电子信息类专业十二五规划教材)
字数: 523
出版社: 西安电子科大
作者: 编者:康磊//张燕燕
商品条码: 9787560627458
版次: 1
开本: 16开
页数: 344
出版年份: 2012
印次: 3
定价:
¥49
销售价:
登录后查看价格
¥{{selectedSku?.salePrice}}
库存:
{{selectedSku?.stock}}
库存充足
{{item.title}}:
{{its.name}}
加入购物车
立即购买
加入书单
收藏
精选
¥5.83
世界图书名著昆虫记绿野仙踪木偶奇遇记儿童书籍彩图注音版
¥5.39
正版世界名著文学小说名家名译中学生课外阅读书籍图书批发 70册
¥8.58
简笔画10000例加厚版2-6岁幼儿童涂色本涂鸦本绘画本填色书正版
¥5.83
世界文学名著全49册中小学生青少年课外书籍文学小说批发正版
¥4.95
全优冲刺100分测试卷一二三四五六年级上下册语文数学英语模拟卷
¥8.69
父与子彩图注音完整版小学生图书批发儿童课外阅读书籍正版1册
¥24.2
好玩的洞洞拉拉书0-3岁宝宝早教益智游戏书机关立体翻翻书4册
¥7.15
幼儿认字识字大王3000字幼儿园中班大班学前班宝宝早教启蒙书
¥11.55
用思维导图读懂儿童心理学培养情绪管理与性格培养故事指导书
¥19.8
少年读漫画鬼谷子全6册在漫画中学国学小学生课外阅读书籍正版
¥64
科学真好玩
¥12.7
一年级下4册·读读童谣和儿歌
¥38.4
原生态新生代(传统木版年画的当代传承国际研讨会论文集)
¥11.14
法国经典中篇小说
¥11.32
上海的狐步舞--穆时英(中国现代文学馆馆藏初版本经典)
¥21.56
猫的摇篮(精)
¥30.72
幼儿园特色课程实施方案/幼儿园生命成长启蒙教育课程丛书
¥24.94
旧时风物(精)
¥12.04
三希堂三帖/墨林珍赏
¥6.88
寒山子庞居士诗帖/墨林珍赏
¥6.88
苕溪帖/墨林珍赏
¥6.88
楷书王维诗卷/墨林珍赏
¥9.46
兰亭序/墨林珍赏
¥7.74
祭侄文稿/墨林珍赏
¥7.74
蜀素帖/墨林珍赏
¥12.04
真草千字文/墨林珍赏
¥114.4
进宴仪轨(精)/中国古代舞乐域外图书
¥24.94
舞蹈音乐的基础理论与应用
内容简介
本书从实用的角度出发,通过大量的实例,详细 介绍了基于Verilog HDL硬件描述语言进行数字系统设 计的过程、方法和技巧。全书分为四部分,共13章, 主要内容包括可编程器件的工作原理及数字系统设计 流程、Verilog HDL基本语法知识和建模方法、常用逻 辑功能单元及复杂数字系统设计方法,并对集成开发 软件QuartusII和仿真测试软件Model Sim的应用做了 详细说明。 本书可作为计算机类、电子类、自动化类、机电 类硬件和通信工程等相关专业学生的教学参考书,也 可作为数字系统设计工程师的参考书。
目录
第一部分 VerilogHDL基础知识 第1章 概述 1.1 EDA技术简介 1.1.1 EDA技术的发展 1.1.2 EDA与传统电子设计方法的比较 1.1.3 EDA的开发过程 1.2 可编程器件 1.2.1 可编程逻辑器件概述 1.2.2 PLD的发展历史 1.2.3 可编程逻辑器件的分类 1.2.4 CPLD的结构与工作原理 1.2.5 FPGA的结构与工作原理 1.2.6 CPLD和FPGA的编程与配置 1.3 Verilog HDL简介 1.3.1 Verilog HDL的发展历史 1.3.2 Verilog HDL和VHDL的比较 第2章 Verilog HDL基础 2.1 Verilog HDL的特点 2.2 程序设计流程 2.3 程序的基本结构 2.3.1 模块的概念 2.3.2 模块的调用 2.3.3 模块的测试 2.4 语法基础 2.4.1 程序基本格式 2.4.2 注释语句 2.4.3 标识符和关键字 2.4.4 参数声明 第3章 数据类型和表达式 3.1 数据类型 3.1.1 常量 3.1.2 变量 3.2 操作符和表达式 3.2.1 操作符 3.2.2 操作数 3.2.3 表达式 第4章 行为级建模方法 4.1 行为级建模程序结构 4.2 过程结构语句 4.2.1 initial语句 4.2.2 always语句 4.3 语句块 4.3.1 顺序语句块 4.3.2 并行语句块 4.3.3 顺序语句块和并行语句块的混合使用 4.4 时序控制 4.4.1 延时控制 4.4.2 电平敏感事件触发 4.4.3 边沿敏感事件触发 4.5 赋值语句 4.5.1 连续赋值语句 4.5.2 阻塞赋值语句 4.5.3 非阻塞赋值语句 4.6 分支语句 4.6.1 if-else语句 4.6.2 case语句 4.7 循环语句 4.7.1 forever循环语句 4.7.2 repeat循环语句 4.7.3 while循环语句 4.7.4 for循环语句 第5章 结构级建模方法 5.1 Verilog HDL内置基元 5.1.1 基本门 5.1.2 上拉、下拉电阻 5.1.3 MOS开关 5.1.4 双向开关 5.1.5 门级建模举例 5.2 用户定义原语(UDP) 5.2.1 UDP的定义 5.2.2 组合电路UDP 5.2.3 时序电路UDP 5.3 模块的调用 5.3.1 端口的关联方式 5.3.2 端口悬空的处理 5.3.3 端口宽度匹配问题 5.3.4 被调用模块参数值的更改 5.3.5 结构建模实例 5.4 行为描述和结构描述的混合使用 第6章 任务、函数及其他 6.1 任务 6.1.1 任务的定义 6.1.2 任务的调用 6.2 函数 6.2.1 函数的定义 6.2.2 函数的调用 6.3 预处理指令 6.4 系统任务和函数 6.4.1 显示任务 6.4.2 文件输入/输出任务 6.4.3 时间标度任务 6.4.4 仿真控制任务 6.4.5 时序验证任务 6.4.6 仿真时间函数 6.4.7 实数变换函数 6.4.8 随机函数 第二部分 基础单元电路设计实例 第7章 门电路设计与实现 7.1 基本门电路 7.2 组合门电路 7.3 三态门电路 7.4 双向总线缓冲器 第8章 常用组合逻辑电路设计 8.1 编码器 8.2 译码器 8.2.1 二进制译码器 8.2.2 十进制译码器 8.2.3 七段译码器 8.3 数据选择器和数据分配器 8.3.1 数据选择器 8.3.2 数据分配器 8.4 数据比较器 8.5 奇偶产生/校验器 第9章 常用时序逻辑电路设计 9.1 触发器 9.1.1 R-S触发器 9.1.2 D触发器 9.1.3 JK触发器 9.1.4 T触发器 9.2 计数器 9.2.1 常用的二进制计数器 9.2.2 加减控制计数器 9.2.3 特殊功能计数器 9.3 寄存器 9.3.1 基本寄存器 9.3.2 移位寄存器 9.4 分频器 9.4.1 偶数分频器 9.4.2 奇数分频器 9.4.3 任意整数分频器 …… 第三部分 数字系统设计实例 第四部分 QuartusII和Verilog仿真 参考文献
×
Close
添加到书单
加载中...
点此新建书单
×
Close
新建书单
标题:
简介:
蜀ICP备2024047804号
Copyright 版权所有 © jvwen.com 聚文网