ASIC设计理论与实践(RTL验证综合与版图设计高等学校信息技术类新方向新动能新形态系列

第1章 ASIC概述 1.1 ASIC概念 1.2 ASIC设计方法 1.3 ASIC设计流程 1.3.1 设计需求分析 1.3.2 模块设计及验证 1.3.3 逻辑综合及验证 1.3.4 版图设计 1.3.5 参数提取与静态时序分析 1.3.6 物理验证 1.4 集成电路设计工具 1.4.1 EDA公司简介 1.4.2 设计流程各阶段所用工具 1.5 全书架构 第2章 Verilog HDL基础及实验环境 2.1 Verilog HDL硬件描述语言 2.1.1 Verilog HDL语法基础 2.1.2 Verilog HDL模块设计 2.1.3 Verilog HDL测试程序建模方法 2.1.4 Verilog HDL的编写技巧 2.2 ASIC设计工具运行环境 2.2.1 Linux组成结构 2.2.2 环境变量设置 2.2.3 Linux相关命令 第3章 中央处理器 3.1 CPU概述 3.2 CPU的指令系统 3.2.1 指令的基本格式 3.2.2 指令分类 3.2.3 寻址方式 3.2.4 指令周期 3.3 CPU的功能实现 3.3.1 存储器 3.3.2 程序计数器 3.3.3 指令寄存器 3.3.4 地址多路选择器 3.3.5 算术逻辑单元 3.3.6 累加器 3.3.7 状态控制器 3.3.8 CPU 第4章 RISC_CPU RTL级设计及仿真 4.1 RISC_CPU设计流程 4.2 RTL编译与仿真工具使用 4.3 RTL级设计与仿真 4.3.1 选择器设计 4.3.2 程序计数器设计 4.3.3 指令寄存器设计 4.3.4 算术逻辑单元设计 4.3.5 存储器设计 4.3.6 设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别